D
dianacgil
Guest
Hello ...
Pracuję w moim ostatnim projekcie na temat kodowania wideo.Pracuję z HW / SW codesign metodologii (HW: VHDL -> Cyclone FPGA / SW: C -> Nios Procesor Altera).Staram się rozwijać głównych modułów Cyclone, takich jak DCT, Q, Q-1, IDCT ...
Do tej pory byłem myślenia w DCT (Chen algorytmu).Czy masz jakiś pomysł na temat implementacji DCT w VHDL?Mam algorytm Przepływ ale nie wiem jak to przetłumaczyć na VHDL.
<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Pytanie" border="0" />Thanks a lot.
Pracuję w moim ostatnim projekcie na temat kodowania wideo.Pracuję z HW / SW codesign metodologii (HW: VHDL -> Cyclone FPGA / SW: C -> Nios Procesor Altera).Staram się rozwijać głównych modułów Cyclone, takich jak DCT, Q, Q-1, IDCT ...
Do tej pory byłem myślenia w DCT (Chen algorytmu).Czy masz jakiś pomysł na temat implementacji DCT w VHDL?Mam algorytm Przepływ ale nie wiem jak to przetłumaczyć na VHDL.
<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Pytanie" border="0" />Thanks a lot.