vera Versus Specman

S

Shemo

Guest
Moje pierwsze wrażenie
Specman e język weryfikacji jest trochę trudne do opanowania, ale jest to ograniczenie napędzany metoda jest dość mocny,

Vera językiem podobnym do Verilog, łatwe do opanowania.

Pomiędzy tymi dwoma, które można by wybrać.

thx

 
nauki cyklu Specman jest trudne strony.Jednak jeśli u udało się opanować e-language, użycie jest bardzo proste.

Vera z drugiej strony jest łatwiejszy do opanowania języka.

 
Inne niż porównania pomiędzy językami, jak o siebie narzędzia?
która jest potężniejsza / user-friendly - Vera lub Specman?Jak z resztą jak testbuilder?

 
Ponieważ wiedziałem, coraz więcej inżynierów i zakładów ubezpieczeń Specman ale vera, więc wybrać dużych stronie.

 
Używam Specman.

Specman jest on wykorzystywany zwłaszcza za list i funkcje zasięgu.Jeśli Verilog na przykład miałoby możliwości tworzenia dinamic struktury (listy) i zbieranie funkcjonalny zasięg, Specman nie pojawiły.

W rzeczywistości sądzę, że korzystanie z Specman zmniejszy ater uwolnienia ModelSim 5.8, które będą mieć pełny supoport języków SystemC, że posiada wszystkie cechy języka E.

 
Jeśli dopiero zaczynasz i chcesz wybrać narzędzie iść z Vera.Dla jednego.Synopsys daje mu daleko za darmo z VCS.Dwa używa C nie propriatery e.Jeśli znasz C, jesteś w połowie nie.Synopsys próbuje zabić Specman i tylko kwestią czasu Specman znika w zapomnienie.Wszystko to na bok, interfejs Specman jest dużo trudniejsze do zrozumienia niż VERA bez dobrego po wsparcie sprzedaży.

 
cześć,
Poza rakko powiedział, myślę, że jedną przewagę Vera, którego można użyć biblioteki twierdzenie vera w kodowanie.komórek jajowych jest bardziej łatwe do nauczenia.

 
Jaka jest różnica między SystemC i Vera wtedy?To nie jest dla mnie jasne, że obaj są związane z C .
I jeszcze jedno: E nie jest już własnością Verisity: http://www.ieee1647.org

 
używamy Vera, ponieważ jest łatwo współpracować z innymi oprogramowanie EDA z Synopsys. how about you?

 
Myślę Specman staną się bardziej popularne.
Więc lepiej jest Specman badania teraz.

 
thecat napisał:

Jaka jest różnica między SystemC i Vera wtedy?
To nie jest dla mnie jasne, że obaj są związane z C .

I jeszcze jedno: E nie jest już własnością Verisity: http://www.ieee1647.org
 
Używamy e / Specman i nasze doświadczenie jest:
- E bardzo trudno jest dowiedzieć się, w szczególności do czystej faceci sprzęt, oprogramowanie dla facetów jest trochę łatwiejsze (nie wiele osób znanych ze wskazaniem zorientowanych koncepcji języka, ale jeśli użyjesz obiektowego językach wystarczająco długo, to nie jest trudne) , ale wciąż istnieje wiele HDL związane rzeczy takie jak współbieżność i interfejsy między e i HDL
- Licencje są stosunkowo drogie i trudno jest przekonać menedżerów do wydawania pieniędzy na coś, z którego nie skorzysta zbyt wiele, jeśli nie całkowicie zmienić swoje podejście weryfikacji
- Jeśli w większości środowiska weryfikacji swoich badań jest najlepsze badania poziomu i nie chcesz, aby bardziej skoncentrować się na blok weryfikacji poziomu można zapomnieć o e
- Faceci Vericity są bardzo pomocne, a jeśli są jednym z dużych klientów, będą na stałe przypisać jeden facet dla ciebie, będą one niektóre podstawowe EVC (wielokrotnego użytku części weryfikacji) dla ciebie za darmo, a ci nie wiele szkoleń za darmo (bez kilku poważnych szkoleń można niemal zapomnieć o korzystaniu z Specman)

We also tried Vera, który jest o wiele łatwiej się uczyć, ale dużo, dużo słabszym następnie e.

 
To zależy,
dla firmy starcie, Vera jest dobrym narzędziem: tanie i stosunkowo silne.
Chociaż Specman jest mocny, myślę SystemVerilog będzie trend.

 
I wybierz vera.
Obsługuje klasy i listy.Funkcje te są bardzo przydatne do weryfikacji.

 
Grupa III,
Czy ktoś może mi powiedzieć na temat cen Vera i Specman.Co to jest czas potrzebny do nauki tych narzędzi i firm outsourcingowych nie projektów do weryfikacji?

saurabh

 
Być szczegółowe, czuję się tu bardziej "e" użytkowników w stosunku do użytkowników vera.A jak "e" i "Vera" znalazły sukcesem w firmach wykorzystujących je jako ma ułatwiony zadanie prowadzenia weryfikacji.Oni także są na rynku od około 10 lat co czyni je bardzo stabilny.Ponieważ wiele mówi Vera może być prostsze do nauki, ale nauka jest tylko zjawisko jednorazowe i nie powinno narzucać wyboru.Były tylko HVLs dostępna, ale teraz wiele funkcji w nich zostało włączone do Verilog systemu.Stąd Verilog systemu będzie bardzo dobrym kandydatem na HVL w najbliższych latach.Ale nie na teraz jego albo e vera lub jako wsparcie narzędzia Verilog system jest wciąż pełne i również w procesie stawania IEEE Std.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top