TCP / IP lub UDP z Xilinx Virtex2Pro

[hanstarro]

Witam, czy ktoś ma doświadczenie z UDP (TCP / IP) stosy dostępne dla Virtex2Pro FPGA? Czy XilNet rozwiązanie dostępne w EDK dobrym rozwiązaniem? Czy są jakieś projekty referencyjne tam zawierające Ethernet MAC (EMACLite, EMAC lub Opencore EthMac?) I stos UDP? I jak ... mogę dostać te zaszyfrowane rdzeni IP Xilinx do kompilacji w ModelSim? z góry dzięki! -H

 

[harrysoin]

Czy ktoś ma doświadczenia z UDP (TCP / IP) stosy dostępne dla Virtex2Pro FPGA? Czy XilNet rozwiązanie dostępne w EDK dobrym rozwiązaniem? Czy są jakieś projekty referencyjne tam zawierające Ethernet MAC (EMACLite, EMAC lub Opencore EthMac?) I stos UDP? I jak ... mogę dostać te zaszyfrowane rdzeni IP Xilinx do kompilacji w ModelSim? z góry dzięki! -H