różnica fazy między wyjściem T flop Flip i zegar i zwrócił się do niej

[bhargav.scsvmv]

Jaka jest różnica fazy między wyjściem T flop Flip i sygnał zegarowy i zwrócił się do niej, gdy wejście do flip flop jest wysoka.

 

[lostinxlation]

Pytanie nie ma sensu.

 

[bhargav.scsvmv]

Niech częstotliwość zegara stosowane do flip flop jest 1MHz i wysokim nakładzie stosuje się do zegara wiemy, że częstotliwości wyjściowej T-ff będzie 0.5Mhz, ale jaka jest relacja między stosunek sygnału zegara i stosowane o / p sygnał w postaci fazy? Jaka byłaby różnica fazy między nimi?

 

[lostinxlation]

masz więcej niż jednej fazy różnicy.

 

[bhargav.scsvmv]

masz więcej niż jednej fazy różnica

A co będzie różnica faz dla pierwszego impulsu zegara o / s..

 

[Crazy_Engineer]

Twoje pytanie jest dość mylące, ale myślę, że jak częstotliwość wyjściowa jest dokładnie połowa zegara podczas i / p jest 1 więc będzie zależeć od poziomu logiki zegar ... nie wspomniał, czy FF jest wschodzącą krawędzi lub opadającym wywołał jeden ...

 

[Alexium]

Chcesz wiedzieć, zegar, aby opóźnić wyjście spust?

 

[lostinxlation]

A co będzie różnica faz dla pierwszego impulsu zegara o / s.

po raz pierwszy impuls zegara? Powiedziałbym, że wiadomo z jakiego dostarczają. Spójrz na wykres momentu T-ff i odbioru fazy chcesz.

 

[bhargav.scsvmv]

Twoje pytanie jest dość mylące, ale myślę, że jak częstotliwość wyjściowa jest dokładnie połowa zegara podczas i / p jest 1 więc będzie zależeć od poziomu logiki zegar ... nie udało wzmianki, czy FF jest zboczem narastającym lub opadającym wywołał jeden ...

co będzie, jeśli faza ff jest podnoszenie typu edge

 

[lostinxlation]

Jaka część jest tak trudno zrozumieć? Nie wiesz, co oznacza fazy?

 

[dincay]

Myślę, że zadajesz czasu między zegarem narastające zbocze, aby przełączyć wyjście. Jeśli zegar zbocze narastające występuje w czasie t = t_0, przełącza wyjście w czasie t = t_0 + t_delay. Co to jest t_delay? To zależy od modelu TFF, którego używasz. Jeśli korzystasz z dyskretną IC, sprawdź arkusza danych, jeśli używasz FPGA do post-routing symulacji.

 

[bhargav.scsvmv]

Myślę, że zadajesz czasu między zegarem narastające zbocze, aby przełączyć wyjście. Jeśli zegar zbocze narastające występuje w czasie t = t_0, przełącza wyjście w czasie t = t_0 + t_delay. Co to jest t_delay? To zależy od modelu TFF, którego używasz. Jeśli korzystasz z dyskretną IC, sprawdź arkusza danych, jeśli używasz FPGA do post-routing symulacji.

Chcę wiedzieć, różnica faz lub kąta fazowego b / w zegar i T o / p 1 cykl w O / p flipflop T wynosi do dwóch cykli zegara z clock.What możemy wnioskować o tym etapie. Muszę odpowiedzieć na źle do tego question.This Odpowiedź jest niezwykle istotne dla me.somebody należy przesłać prawidłową odpowiedź.