Projektowanie małej mocy CMOS operacyjne amlifier do stosowania jako analogowe bufor wyjściowy

M

morabian

Guest
Może ktoś mi dać propozycje CMOS projektowania analogowego bufora wyjściowego z ograniczeniami po? Pobór mocy: 90 dB dla niskich częstotliwości CMRR:> 90 dB PM:> 60 stopni na 10 pF CL Proces: 0,18 um
 
Mam po prostu mętlik jak wiele etapów należy wybrać, które topologii od muszę wziąć pod uwagę zużycie energii zbyt ..
 
Witam ponownie, Czy jest jakiś sposób, że mogę obliczyć L, W dla wzmocnienia wymagane? Niektóre iteracji Próbowałem wymienione przez PE Allen, ale naprawdę nie działa z wzorów: (
 
Wydaje się, że najbardziej podstawowe pary jednej scenie z różnicy aktualnego obciążenia lustro topologii single-ended wyjście wystarczy dla Twoich potrzeb.
 
wymóg uzyskania wydaje się być dość wysoka ... może złożyć kaskody może być lepiej.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top