poprosić o odniesienie do projektowania układu tranzystor CMOS RF

[rficlover]

obecnie robie projekt na obecnym VCO głodu, który jest serią bieżąco kontrolowany falowników. Używam 2.5u szerokość palca. Obecny układ transitor, że komórka nie kompaktowy i połączeń między komórkami opóźnienia dwa długie. Chciałbym wiedzieć, jak zaprojektować układ tranzystor i jak umieścić je w celu skrócenia odległości połączeń, tak aby pasożytnicze będą niższe. Dzięki wszystkim.

 

[arno_a_boy]

są użyteczne i wydajne oprogramowanie, które przygotowują układ CMOS o rozpatrzeniu wszystkich punktów u wymienionych. Układ z najlepszych i najbardziej efektywnych miejsca trasy. HSPICE ma takich automatycznych grafików, ale nie bardzo graficznego. Kiedyś Protel i OrCAD do pewnego stopnia, ale HSPICE ma więcej opcji.

 

[rficlover]

Obecnie używam Cadence IC. Nie wiem jak wygenerować układ z schematyczny. Inni mówili mi, że muszę zwrócić tranzystorów i umieścić je i połączyć je jeden po drugim. A ja jestem po poradę. Jestem jednak nadal brak umiejętności layout, i nie wiem jak tranzystory układu skutecznie i zwarty. Książki o układ dają pewne wskazówki, jednak nie jest łatwo szybko uczą się podpowiedzi z grubych książek Więc chciałbym wykonaj następujące Konstrukcja niektórych doświadczonych.

 

[nxing]

Większość wie jak to pochodzi z doświadczenia. Być może można znaleźć materiały z dużej firmy to podoba, czy ADI wewnętrznie. Najwyżej oceniane rezerwacja RightNow układ jest "The Art of Analog Layout"

 

[chinito]

Wygląda na to, masz problemy z połączenia pasożytniczych. Nienawidzę ci to powiedzieć ale nie możesz znaleźć książki, która nauczy was te rzeczy. Jest to w funkcji czasu. Kiedyś ssać na układ siebie, ale z czasem mi sie lepiej. I trwało to długo, aby dowiedzieć się, ponieważ mój znaczeniu geometrycznym jest naprawdę źle. Jeśli uda mi się nauczyć z czasem, więc można. Po prostu próbuje różnych sposobów i rozpakuj je i znaleźć w jaki sposób można zapisać kilka aF pasożytniczych czapki!

 

[beabroad]

Uważam, że ekstrakt z funkcji Virtuoso nie może wyodrębnić parasitics R i C w tym samym czasie, również nie można wyodrębnić L. Chciałbym wiedzieć, jak pobrać pełny parasitics, w tym linie metal połączeń (za powinny być traktowane jako linii przesyłowych).

 

[kisspig_84630]

tego potrzebują, dzięki!

 

[jecyhale]

[Quote = rficlover], obecnie robie projekt na obecnym VCO głodu, która to seria przetwornic kontroli prądu. Używam 2.5u szerokość palca. Obecny układ transitor, że komórka nie kompaktowy i połączeń między komórkami opóźnienia dwa długie. Chciałbym wiedzieć, jak zaprojektować układ tranzystor i jak umieścić je w celu skrócenia odległości połączeń, tak aby pasożytnicze będą niższe. Dzięki wszystkim. [/quote] Patrz pcell TSMC, można go znaleźć.

 

[jbeniston]

[Quote = rficlover], obecnie używam Cadence IC. Nie wiem jak wygenerować układ z schematyczny. [/Quote] W edytora schematów, do Narzędzia / Design Synteza / Layout XL W oknie layout, Design / Gen od źródła, właśnie wtedy należy umieścić elementy i skierować je. [Size = 2] [color = # 999999] Dodano po 52 sekundach: [/color] [/size] [quote = beabroad] uważam, że wyciąg z funkcji Virtuoso nie może wyodrębnić parasitics R i C w tym samym czasu, również nie można wyodrębnić L. Chciałbym wiedzieć, jak pobrać pełny parasitics, w tym linie metal wzajemnych połączeń (powinna być traktowana jako linia transmisyjna). [/quote] powinien być w stanie. Czy używasz Assura? Jedna z opcji pozwala określić, aby wyodrębnić RCL.