oświadczenie Delay i generowanie zegara w Verilog

[ds18s20]

Witam wszystkich, Ponieważ wiemy, że FPGA w ogóle Nie można generować zegar, ale zamiast zegara jest podawana do nich z innego źródła. Więc dlaczego tam jest opóźnienie xx # oświadczenie w Verilog lub inaczej mówiąc - dlaczego jest tak wiele przykładów tego, jak możemy "wygenerować" zegar z:

 @ zawsze # 10 q = ~ q

To nie dla mnie sens? Jak FPGA wiem co długości 10 jednostek czasu jest i skąd pochodzi jednostek czasu w pierwszej kolejności? Czy to jakiś złego kompilator, czy też istnieją czysto SYNTHENICALLY tylko w środowisku oprogramowania dla celów badań i symulacji? I nawet jeśli jest to syntetyczny pojęcia, w jaki sposób można poinformować kompilator, co się w jednostce czasu jest i gdzie jest przechowywany do liczenia to działa? Czy to wszystko jest przejrzyste dla Quartus2 użytkownika? W moim umyśle widzę poważne problemy koncepcyjne, kiedy spotykają się z "przypisać # xx" oświadczenia. Dzięki bardzo ~ B

 

[Old Nick]

Jest niezbędna dla hamowni chociaż.

 

[aajizattari]

No! To jest rzeczywiście dla celów badań i symulacji ... tak, że można przetestować swój projekt sam w sobie Software .... i sprawdzić, czy projekt spełnia wymagania czasowe Ta rzecz nie jest wcale synthesizeable .... w ogóle chodzi o jednostki czasu można zauważyć, jeżeli są wymienione w formie "czasowych" do narzędzia używamy (ja używam Xilinx ISE) Masz rację w tym, że jest czysto w oprogramowanie ..... To byłoby magiczne czy czarna skrzynka sprzętu wie o sekundy i nanosecs sam

 

[pankajrangaree1]

pytanie ur jest ładne, ale dnt dać sygnał clk w CKT, zamiast wprowadzić pewne kombinowanych ckt co ma opóźnienia.

 

[manish12]

oświadczenie Delay i zegar generacji HDL Myślę, że to dla projektanta, aby uzyskać pewne wskazówki na temat sygnałów i opóźnienia sygnału ze względu na drogę, tak, że będzie co najmniej myśleć w tym kierunku.

 

[sp]

weryfikacji wymaganej w tych opóźnień dużo ... podczas tworzenia modele zachowań ... robiąc testbench'a. ale kiedy użytkownik FPGA, nie będziemy używać tych oświadczenie, że opóźnienie jest unsynthesizable ...