jest to, że pobudzi PLL

[jerryhuang]

mój PLL jest pompa za PLL rodzaju, mój problem jest wtedy, gdy mój PLL jest zablokowane, zobaczyć z votage kontroli VCO, widać duże i niskie czestotliwosc (około 120kHz) tętnienia i Ripple votage dostał ampiltude tak duże jak 2mV, więc frequnce wyjście VCO ma duże wyprowadzenie jak 200KHz z czestotliwosc przewoźnika.
mój zysk VCO 50MHz / v, więc 2mV tętnienia nie aceptable, ale niski frequnce nie można descresed z filtr dolnoprzepustowy, becase będzie to wymagało niskiej przepustowości, niskie Gian filtr, może być rzeczywistością?
więc chcę wiedzieć, co jest głównym powodem tego rodzaju Ripple

 

[aryajur]

Jaki jest twój zamek i ograniczenia częstotliwości VCO zmiany częstotliwości?

 

[hanm]

Jerryhuang Hi, bodziec następuje w pfd freqency odniesienia i jego harmonicznych.
Czy Twoja częstotliwość odniesienia 120KHz?
U mogą obniżyć LPF przepustowości do zmniejszenia tętnień.

hanm

 

[jerryhuang]

moja czestotliwosc blokowania jest 2GHz, limity VCO zmian częstotliwości, co?
czestotliwosc odniesienia 20MHz, więc nie jest pod wpływem odniesienia, a "hamonics, myślę, że jest ułamkową pobudzi?

 

[aryajur]

Nie rozumiem, jeśli częstotliwość odniesienia 20MHz to znaczy to, że próbuje się zablokować do 20MHz to co jest 2GHz?
Sprawdź również częstotliwość na wyjściu z VCO, może ta jest wyłączona 120KHz do częstotliwości, którą próbujesz zablokować.

 

[yibinhsieh]

Jeśli odniesienia 20MHz i korzystania z całkowitą dzielnika N, tętnienia napięcia VCO kontrola nie będzie miała 120KHz części częstotliwości.I ułamkowe bodziec pojawia się tylko w ułamkowej-N PLL.

Yibin.

 

[jerryhuang]

jest ułamkową PLL, więc myślę, że jest fractinal ostroga

 

[Btrend]

u może spróbować się do zwiększenia zysków pętli LG = Kpfd * Icp * Klpf * Kvco / N,
caz "hałas z wyjątkiem hałasu VCO zostanie zredukowana poprzez zamknięty obieg, a
Ograniczenie to jest 1 / (1 LG).
powiedział, że jeśli LG = 60dB, u powinni mieć hałasu w 1mV jeśli hałas jest 1V (przejęcie),
Jeśli LG = 40dB, u powinni mieć hałasu w 10mV jeśli hałas jest 1V (założenie)

 

[layes2]

Być może jest to spowodowane leakge bieżących
i PFD deadzone

 

[mmohsen]

layes2 napisał:

Być może jest to spowodowane leakge bieżących

i PFD deadzone

 

[freewing]

Może to być spowodowane przez obecnych rozbieżności w CP lub prądu upływu.Spójrz na to i delibrately wzrost bieżących niedopasowanie, czy Ripple zmian.

 

[eng_Semi]

Wszelkie rozbieżności w PLL spowoduje, że zmarszczki na kontroli napięcia, z tych powodów:
1.Niedopasowanie pomiędzy IUP & IDN.
2.Finite impedancja wejściowa VCO.
3.Wyciek przełączniki CP.

więc spróbuj sprawdzić te.