Jak zrobić symulacje poziomu systemu?

A

amic

Guest
I nigdy nie pracował na odgórne metodologii. Jestem ciekaw, jak dokładnie widowisko wzmacniacz operacyjny może być podjęta w oparciu o system zawierające tę op amp. Ktoś ma jeszcze żadnych pojęcia? Czy symulacji poziomu systemu dostępne w rytm ADE lub Agilent ADS czy trzeba matlab / SystemView do tego?
 
Verilog-A lub Matlab Simulinkare dobre do symulacji na poziomie systemu.
 
Tak, Verilog-A i Matlab-Simulink są bardzo dobre narzędzia do symulacji uruchomić top, ale Jeśli używasz Matlaba Simulink na symulację systemu, myślę, że jak model wzmacniacza accuarcy jest duży problem. Może zamieścić amp do systemu i uruchomić top-Leval symulacji bezpośrednio? Bg, [quote = analoger] Verilog-A lub Matlab Simulinkare dobre do symulacji na poziomie systemu. [/Quote]
 
[Quote = philipwang] Tak, Verilog-A i Matlab-Simulink są bardzo dobre narzędzia do symulacji uruchomić top, ale Jeśli używasz Matlaba Simulink na symulację systemu, myślę, że jak model wzmacniacza accuarcy jest duży problem. Może zamieścić amp do systemu i uruchomić top-Leval symulacji bezpośrednio? Bg, [quote = analoger] Verilog-A lub Matlab Simulinkare dobre do symulacji na poziomie systemu. [/Quote] [/quote] Przed przystąpieniem do pracy na bloku ADC, symulacja systemów należy zrobić, prawda? Podczas symulacji, każdy blok jest spec zostaną wytworzone, jest to prawo? Dzięki.
 
Istnieje kilka książek lub dokumentów dyskusji na wykorzystanie Matlab projektowania układów analogowych i związane z nim modelowanie za element obwodu, takie jak itp. OPAMP Możesz szukać tego forum i dowie się tych materiałów.
 
Chciałbym spróbować VHDL-AMS lub Verilog-AMS, posiadają one dużą przewagę w stosunkach z projektowania top-down, że można rozpocząć z wysokiego poziomu opis zachowań w dół do poziomu symulacji tranzystor w tej samej aplikacji (AdvanceMS z Mentor, Smash , SystemVision, Simplorer) ... Można nawet mieszać różnych poziomach abstrakcji: np.: OPAMP na poziomie tranzystor a ADC na poziomie zachowań ... Zobacz dokument załączony na przykład.
 
I spotkać to samo pytanie nie wiem jak to zrobić na poziomie projektowania systemów PLZ, ktoś może przedstawić kilka prostych przykład
 
Ja również mam ten sam problem, proszę mi dać jakiś przykład o verilog-a, dzięki
 
Tak, możemy to zrobić w MATLAB-ie, ale nigdy nie zrobiłem tego. Jestem zainteresowany wiedząc o tym.
 

Welcome to EDABoard.com

Sponsor

Back
Top