Jak wdrożyć otwarty kolektor logiki w VHDL?

Y

yamaha

Guest
hi jak wdrożyć otwarty kolektor logiki w VHDL, chodzi yam
 
Jeśli do zewnętrznego interfejsu, który wymaga otwarte połączenie cech kolektora (np. interfejs PS / 2), a następnie można symulować otwarty kolektor z bufory 3-stan bufory: out_signal
 

Welcome to EDABoard.com

Sponsor

Back
Top