integer division w VHDL syntezy

A

amburose

Guest
w moim projekcie symulacji odbywa się .. ale mogę zrobić cyfrowy podział syntezy ... np.: c
 
jeśli dzieląc liczbę przez 2 n oznacza ^ (2,4,8,16,32 .......) możesz przesunięcie w lewo bezpośrednio numer n bitów.
 
Innym możliwym rozwiązaniem jest tabularyzować 1 / T w Block ROM, a następnie pomnożyć (K * N) * (1 / T)
 
Witam wszystkich, I'am staramy się robić tylko to: varU2int
 

Welcome to EDABoard.com

Sponsor

Back
Top