Co sądzisz o Incisive Unified Simulator vs VCS

T

tybhsl

Guest
Co sądzisz o Incisive Unified Symulator Cadence vs VCS z Synopsys? Dzięki!
 
w jakim obszarze chcesz porównać dwa. 2 produkty nie są długo po prostu symulator już. one zapakowane w tak wielu funkcji, takich jak twierdzenie, zasięg, etc w nim.
 
VCS szybciej tylko w RTL. Na poziomie symulacji bramy netlistę, NC nadal ma przewagę.
 
wsparcie SystemVerilog IUV nie jest dobre! VCS jest zbyt dobre, jeśli chcesz to zrobić SystemVerilog!
 
hi, vcs nie obsługuje weryfikacji przy użyciu PSL / cukru i systemc.whereas kadencji jednolity symulator wsparcia. Z poważaniem, kul
 
to zależy od języka używanego w projektowaniu i weryfikacji. verilog Pure, zarówno również nie ma problemu. SystemVerilog w projektowaniu i twierdzenie, VCS jest jeden. Verilog i cukru twierdzenie, IUS jak ten.
 
Nowa wersja VCS będzie wsparcie SystemC, wsparcia IUS dla SystemVerilog jest złe!
 
gdy porównać z kadencją LDV i NCverilog, Synopsys VCS7 jest lepszy. przeczytaj opinie o deepchip.com zarówno LDV, NCverilog i VCS. VCS jest lepsze od innych symulacji kadencji. ale ogólnie akceptowanym narzędziem symulacji modelsim
 
VCS i IUS są narzędzia do symulacji. Nowa wersja obsługuje firmy VCS SystemC i SystemVerilog teraz, wsparcia IUS dla SystemVerilog jest złe!
 
vcs użytkowania rtl symulacji i nc użyć do symulacji na poziomie bramy
 

Welcome to EDABoard.com

Sponsor

Back
Top