związku Soft?

"123456" to nie tylko ciąg liczb pierwszych. Okazuje się, że to jedno z najczęściej używanych haseł w sieci. Specjaliści od bezpieczeństwa biją na alarm - większość internautów nie zdaje sobie sprawy, że dostęp do ich konta bankowego, serwisów społecznościowych i skrzynek mailowych jest zagrożony.

Read more...
 
Cześć,
Soft połączenia są głównie połączenia, które jest thro diffussioons.Some razy ludzie mogą calll sam dla wytwórni krótki (x:) również.
Rgds
Vipin

 
hi ee484

Pozwólcie, że wyjaśnię Ci tę koncepcję z example.When masz 2 backgates (luzem) w tej samej sieci lewej niezwiązanych Wiązałoby się to w 2 różnych sieci, a nie 1, softconnection występuje.Upewnij się, że złącza są a połączenie jest w pełni wykonane.
Również w nfet, gdy źródło i backgate są zwarte i łączysz się je do różnych sieci, a nie GND, musisz odizolować ten backgate od podłoża.W tym przypadku, DNW jest wymagane.Inaczej, spotykamy miękkich ponownie nawiązać połączenie.Pozdrowienia
Brittoo

 
How about przypadku PMO pulchności są podłączone do terminali źródła?
Czy to przypadek powinien dać mi błąd pin miękkie podłoże?
Dzięki

 
Zależy od tego, co się nazywa dozwolone.

Typowe prądy luzem, dynamiczne lub statyczne są niskie w stosunku do innych.Więc softpath powrót do połączenia źródła aceptable.

Więc softconnection roli luzem źródłem jest rozsądne.

Pamiętam, że Kaliber posiadają jednokierunkowe zasad.Więc to umożliwia połączenia z luzem do źródła lub rozpowszechnianie Daina, ale nie z dyfuzji z luzem.Więc softconnection

P P NWELL

nie jest podłączony do ekstrakcji netlist.Tak więc oddzielne uruchomić ERC nie jest wymagane.Naruszenie znajduje się w LVS.

 
hi ee484

Moim zdaniem, tak, że trzeba podkreślić, nie daje żadnych błędów softcheck pod warunkiem podania źródła Pfet jest podłączony do potencjale.W przypadku nfets, to jest głównym problemem w podłożu tworzy piętro dla wszystkich urządzeń, a tym samym do izolowania danej nfet, Deep welll N jest wymagane. (Pfets już nwell).

 
Brittoo napisał:

hi ee484Również w nfet, gdy źródło i backgate są zwarte i łączysz się je do różnych sieci, a nie GND, musisz odizolować ten backgate od podłoża.
W tym przypadku, DNW jest wymagane.
Inaczej, spotykamy miękkich ponownie nawiązać połączenie.Pozdrowienia

Brittoo
 
nawet jeśli są daleko od siebie, ze względu na algorytm narzędzia / plik reguły narzędzie będzie go złapać.Jeśli zespół jest przekonany o konsekwencjach można zignorować.ale to nie będzie dobre praktyki.

Ale ja nie wiadomo, co zrobić, jeśli nie mamy żadnych DNW.Myślę, że unikanie backgate powiązania źródłem będzie lepszym rozwiązaniem.ponieważ, jeśli stempel samego podłoża do dwóch różnych potencjałów, istnieje możliwość, pobierają prąd na tych skrzyżowaniach.

dzięki

 
Leohart Hi
W większości procesów i hav pracował, nie było ani DNW lub areaid Layer (warstwa wirtualnego używane tylko w celu odróżnienia poszczególnych nfet od reszty podłoża).
Niezależnie od tego czy są jakieś inne pomysły, aby uniknąć tego błędu softconnection, i z pewnością chciałby wiedzieć, jak mam wobec tego błędu w przypadku nfets havin S i B podłączony do różnych potencjał GND.

PozdrowieniaBrittoo
 
ahh tak obszarze id techniki będzie głupi narzędzia.It's just like wykluczenie błędów.ale w praktyce nie będzie rozwiązać problem (DNW zrobić).ale widziałem out taśmy z areaid techniki.to wszystko zadziałało grzywny krzemu!

 
Pvnk Hi

Więc u mnie jakiś nothin else które mogą być wykonane poza DNW i technik areaid?

Pozdrowienia
Brittoo

 
Myślę, że wprowadzenie pierścień straży podłoże wokół nich fet daje lepszą izolację.Ja osobiście tego robić.

 
Pvnk Hi

Could you plz wyjaśnić w jaki sposób jej pomóc gonna w przypadku nfets z S i B podłączonych do różnych możliwości Gnd z substratem jest wciąż ten sam.

Pozdrowienia
Brittoo

 
Mój pomysł jest tutaj, ten pierścień straży obniży płytkie izolacji trunch dla tej miejscowości podłoża.ogólnie odporność głębokie podłoże jest wyższa (przynajmniej tak mi wiadomo). it'll tym samym ograniczyć możliwości przepływ prądu.

 
O ile mi wiadomo, miękkie połączeń połączeń odbywa się w teksty, aby powiedzieć narzędzie LVS je połączyć.Jednak oznacza to fizycznie nie ma powiązań z jeszcze.Teksty są nazywane z ':', a więc metoda ta jest również znana jako "dwukropek móc".
Jestem projektantem i dlatego faceci layout, plz mnie poprawić, jeśli dobrze rozumiem jest źle ...

<img src="http://www.edaboard.com/images/smiles/icon_neutral.gif" alt="Neutralne" border="0" />
 
hi, myślę tylko CMOS proces z bardziej zaawansowanymi funkcjami ma DNW, DNW jest używany do izolowania niektórych wrażliwych fet z noisey sub w trybie mieszanym design.Definitely Generic NWell lub Twin Dobrze proces nie będzie miał takie rzeczy DNW ... (poprawcie mnie if I'm wrong

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />

)
I obszar id warstwa jest po prostu powiedz DRK i LVS zapomnieć o rzeczy softconnection ... To robi naprawdę rozwiązać ten problem

PS: Większość studentów analogowe powiedziano, aby zawsze móc backgate z NMOS do GND w nwell procesu, i odwrotnie, gdy używasz pwell procesu.Nie wiem dlaczego, aby móc b i s następnie różny potencjał? Wiem, że to może zmniejszyć efekt ciała, ale zazwyczaj jest to stosowane w disceret projektu wola?

 
Witaj
Miękkie związane jest węzeł, który został połączony przez warstwę nonrouting (rys.).Warstwy Nonrouting są zazwyczaj oznaczone jako takie, ponieważ są one bardzo rezystancyjnych i powodować obniżenie wydajności układu.
Zazwyczaj aktywnych i N-oraz warstwy nie są routing warstwy, ale wciąż jestmożliwość korzystania z tych warstw przypadkowo do połączeń elektrycznych.Problemem jest to, że DRK i LVS minie, ale wydajność obwodubędzie niska.
Tylko bardzo szczegółowe ekstrakcji układ i symulacja nie będzieznaleźć tego typu soft błędu.
Zazwyczaj tego typu pracy nie jest możliwe, więc prawidłowe podejście budowy w celu uniknięcia tego efektu.
Rysunek przedstawia dwa przykłady z miękkiego połączeń.
N-well przykład pokazuje, jak tranzystor jest elektrycznie podłączony do VDD, ale płynie ścieżka sygnału za pomocą N-również w ramach połączenia.
Drugi przykład pokazuje, jak wydajność tranzystorów może być zagrożone przez połączenie drenażu, że nie została zakończona w metalu.
W tym przypadku pojedynczego kontaktu nie pomoże w żaden sposób, a układ równoważny, byłby bez niego.Specjalne kontrole wbudowane w proces weryfikacji układ może pomócidentyfikację tych problemów, jednak są one trudne do debugowania, i to jest najlepszepo prostu uniknąć błędów w pierwszej kolejności.
Tha Wish jasnegafsos

Przepraszamy, ale musisz się zalogować, aby wyświetlić ten załącznik

 
leohart napisał:pS: Większość studentów analogowe powiedziano, aby zawsze móc backgate z NMOS do GND w nwell procesu, i odwrotnie, gdy używasz pwell procesu.
Nie wiem dlaczego, aby móc b i s następnie różny potencjał? Wiem, że to może zmniejszyć efekt ciała, ale zazwyczaj jest to stosowane w disceret projektu wola?
 
Czy to różni się od "dwukropek móc" funkcja rozmawiałem o?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top