Zegar podziału

[Digital-L0gik]

Hi Everyone,

Mam highspeed zegara pochodzących z kawałka ip że czasy danych napływających na każdej krawędzi, że szybko CLK.Moje projektowania wymaga dzielę ten zegar przez 2, a ja jestem tym przez proste flip flop konfiguracji (PLL nie jest dostępna do wykorzystania).Moje zainteresowania to, że mój zegar podzielony krawędzi mogą przyjechać później flip flops, które są popularne niektóre kawałki danych jazda na tym szybciej CLK.Niebezpieczeństwo jest utraty danych.Co mogę zrobić, aby obsłużyć możliwość późnym przybywających krawędzi?

Dzięki.

 

[Shelby]

Po pierwsze, dane rozpoczęła się szybko zegara i pojmany przez powolne zegara może być uruchomiona tylko co drugi cykl,
bo inaczej powoli zegar zabraknie połowę danych.Jeśli konstrukcja zajmuje się, że wtedy nie masz żadnych zmartwień.Dwa zegary można pogrupować i zrównoważony razem podczas syntezy zegar drzewa, aby zapewnić wszystkim zegar krawędzi przybyć około tym samym czasie.

 

[Digital-L0gik]

Tak, i do tego rachunku.Dziękujemy za odpowiedź.Masz rację, zegar drzewa syntezy zajmie to.