Zaszyfrowane pliki Design

[PowerEDA2003]

Możliwe jest szyfrowanie plików HDL projektowania funkcjonalnych symulacji.Jak mogę protrct mój projekt w trakcie syntezy?Chcę dać klientowi plik, który jest synthesizable ale jego treść nie jest widoczny!Jak mogę to zrobić?

Any help?

 

[mariaR]

To ciekawe pytanie!Nigdy nie słyszałem takiego narzędzia.Anyone know?

 

[ejean]

DesinWare może produkować Block IP w formacie zaszyfrowanym.Jeśli chcesz podać kod źródłowy w formie zaszyfrowanej, można wybrać pre-base kompilator HDL symulator te oprogramowanie można skompilować oryginalnego kodu HDL na to "native-code".ModelSim, VCS, NC-Verilog, SpeedSim, itp. Można to zrobić pracę.

 

[firendchn]

ejean,
pls dawać przykład!