wykonanie tablicy

[anandanips]

musimy w naszym programie 256 loctions 8 bitów czyli szeroki, produkujących 256 bajtów pamięci RAM.używamy go tablicy, ale jesteśmy geting komunikat o błędzie do deklarowania tablicy.
rzeczywiście jesteśmy wyświetlania danych przechowywanych w pamięci RAM, dlatego jest to jeden port wyjściowy, a więc w naszym programie mamy napisany kod w następujący sposób
Moduł xy (x, y, RAM);wejście x, y;output [7:0] RAM [0:255];
reg [7:0] RAM [0:255];powiedz mi jak zadeklarować tablicy, inicjalizacja tablicy .....
i wyraźnie mój błąd ...
thanks in advance

 

[kalyansrinivas]

nie można przenieść cały RAM O / P próby odczytania określonej lokalizacji adresu (1 bajt) z pamięci RAM i przeniesienie go

 

[dilan2005]

pracy i z powyższego typu tablicy użyć jako blok pamięci RAM w Xilinx

co się dowiedziałem to najprawdopodobniej nie barana funkcjonalność można uzyskać powyżej typu reg arry.mostly ich syntetyzować je w bloku rom w moim przypadku

Dlatego uważam, że lepiej jest użyć RAM bloku.kodów można znaleźć na ISE ---> Edytuj ---> tempelates lub można generować za pomocą generatora corew ten sposób można wyraźnie zobaczyć blok pamięci RAM w RTL design

nadzieję, że to pomoże.powodzeniargds
dilan

 

[FVM]

Cytat:

co się dowiedziałem to najprawdopodobniej nie barana funkcjonalność można uzyskać powyżej typu reg Arry

 

[cherjier]

pomyśleć, co kalyansrinivas państwa są poprawne, wyjście powinno być tylko 8bits i U Can't wyjście całego barana.

Obok, u can określonych ram blok atrybutu, aby narzędzie syntezy uznać za baran bloku.

na przykład:
Xilinx XTS: / / ram_style atrybut syntezy mem jest rozprowadzany (lub blok)

Presicion: / / atrybut pragma mem FALSE ram_block (lub TRUE)

synplify: RAM [XX: 0] / * syn_ramstyle syntezy = "no_rw_check" * /;