większość związana źródło układ

[ccw27]

Więc mam cascode NMOS w potrójnej dobrze.Top NMOS cascode jej większość jest związana z jego źródła.W układzie NWELL jest związana z VDD i większość jest podłączony do źródła.Ale to NWELL jest podłączony do dołu NMOS NWELL.Czy postępuję prawidłowo?

 

[| IAngel |]

To brzmi dobrze ...z procesów Użyłem do układu w trzyosobowych oraz (IBM ,013 u i STI 90nm), pulchności należy wiązać z źródeł, studni powinna być zarówno związane z VDD i luzem wokół studni powinien zostać uziemiony ...

więc jeśli to, co zrobiłeś: Wtedy to się dobrze!

 

[ccw27]

jest konieczne, aby dodać PSUB około NWELL?Wiem, że dla lepszej izolacji jest zalecane.Jakiegokolwiek innego powodu?

 

[| IAngel |]

No cóż, technicznie PSUB jest ostateczne połączenie poza NWELL it goes:
FET w PWELL (luzem do NFET)
PWELL w NWELL (więzi NWELL do Vdd, jak każdy NWELL)
BULK jest uziemiony.W ten sposób, czystsze formy dioda między NWELL i PSUB, PWELL i NWELL i takie.To wszystko z zestawu narzędzi Kiedyś znowu, i schematycznie symbolem był dobrze oznakowane jako takie (nie było nfet, połączenie źródła, do przodu dioda reprezentujących PWELL do NWELL które wystąpią związane z VDD, odwróć dioda od NWELL do PSUB że wystąpią uziemiony (PSUB dlatego musi być uziemione).

Jest to, oczywiście, zakładając, że nie są luzem lub w dobrze zakłócenia układu.Jeśli Ci się nie uda tej podstawie móc choć wydajność FET będą się różnić więcej niż jeśli nie, z mojego doświadczenia.Przypuszczam, że nie jest całkowicie niezbędne, ale jeśli nie będzie FET drift więcej - po raz kolejny w moim doświadczeniem.

Baw się dobrze!