D
davyzhu
Guest
, because 'Virtex based FPGAs use dedicated AND-OR logic to implement three-state buffers'
, and 'Can reduce multiplexer delays'
.
Mam przeczytać techxclusive z Xilinx nazwie "Timing zamknięcia", to sugerują, że powinniśmy "Użyj wewnętrznych buforów trzy państwa, aby zastąpić dużą multiplekserów",
ponieważ "w oparciu Virtex FPGA wykorzystanie dedykowanego i
/ lub logicznych do realizacji trzech buforów państwa",
i "Czy multiplekserem zmniejszenia opóźnień.Powiedziano mi, że 3-wewnętrznego państwa należy unikać podczas projektowania ASIC, ale dlaczego Xilinx sugestię?Każdy, kto ma doświadczenie?A ja jestem ciekaw, aby wiedzieć, jak wdrożyć w stanie 3-I-LUB logika?
Davy
, and 'Can reduce multiplexer delays'
.
Mam przeczytać techxclusive z Xilinx nazwie "Timing zamknięcia", to sugerują, że powinniśmy "Użyj wewnętrznych buforów trzy państwa, aby zastąpić dużą multiplekserów",
ponieważ "w oparciu Virtex FPGA wykorzystanie dedykowanego i
/ lub logicznych do realizacji trzech buforów państwa",
i "Czy multiplekserem zmniejszenia opóźnień.Powiedziano mi, że 3-wewnętrznego państwa należy unikać podczas projektowania ASIC, ale dlaczego Xilinx sugestię?Każdy, kto ma doświadczenie?A ja jestem ciekaw, aby wiedzieć, jak wdrożyć w stanie 3-I-LUB logika?
Davy