C
cvc.training
Guest
Szybkie fakty:
Kiedy: 1 czerwca 2009, 4PM do 6PM
Gdzie: Zarząd pokoju, Mentor Graphics, Hajdarabad
Porządek obrad: 1 godzina: SystemVerilog język samouczkiem.45 min: Case study, 15 min: Q & A
Kto: Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.Ltd.
Koszt: Brak kosztów, ale jest ograniczona przestrzeń, kto pierwszy,
ten lepszy-służyć
IEEE 1800, SystemVerilog jest głównym rozszerzenie Verilog-2001, dodając nowe funkcje do znacznego Verilog do weryfikacji, projektowania i syntezy.Akcesoria od prostych ulepszeń do istniejących konstrukcji, dodanie nowych konstrukcji językowych do włączenia
kompletne obiektowych funkcji.Z szerokie poparcie wszystkich głównych producentów EDA, SystemVerilog jest najbardziej preferowaną Design weryfikacji językowej w przemyśle dzisiaj.
Mamy w CVC (www.cvcblr.com) zostały na górze zbocze weryfikacji technologii w ciągu ostatnich pół dekady.Jako część naszych Weryfikacja on Wheels (Vow) serie, mamy przyjemność ogłosić 2-godziny w seminarium na temat SystemVerilog działania.
Porządek obrad:
Wprowadzenie do SystemVerilog
Quick-ogień SystemVerilog języka samouczek
Przykładowe zastosowania SystemVerilog do dziedzin takich jak: sieci, procesor przetwarzania obrazu
Case study na krzyż złożone pkt projektowania tkanin
Lucky remis - jeden zwycięzca otrzyma książkę o SystemVerilog
Aby uczestniczyć w seminarium, jest potwierdzenie rejestracji poprzez wysłanie e-maila do wydarzeń (at) cvcblr.com z zastrzeżeniem jak VoW_HYD Seminarium.Proszę podać następujące dane w e-mailu.
Nazwa:
Nazwa firmy:
Dziennik Email ID:
Rola:
Liczba Kontakt:
Miejsce:
Mentor Graphics India Pvt Ltd.
Zarząd pokoju, 6-3-552, Sri Ram Towers
Somajiguda, Hajdarabad-500082
Tel: 040 66374000
Krótki Bio:
Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.Ltd.
http://www.linkedin.com/in/svenka3
Ponad 13 lat doświadczenia w VLSI Design & Weryfikacja
Projekt i Verified ASICS z bloku poziomu Soc.Uczestniczy również w zachowaniu modelowania dla ADC / DAC itp.
Architected, wdrożyła kilka pre-Si weryfikacji środowisk różnych dziedzinach: w sieci, komunikacji
i przetwarzania obrazu
Współsprawozdawcy autorem książek wiodących w Weryfikacja domeny.
Pracował w Philips, RealChip, Intel, Synopsys w różnych pojemnościach.
Zaangażowany w rozwój VMM klasy podstawowej
Prezentowane referaty, samouczków w różne konferencje, publikacje i aleje.
Prowadzone warsztaty i szkolenia na PSL, SVA, SV, VMM, E,
Obj. alk., CDV i OOP dla Weryfikacja
Ładownie M. Technika w VLSI Design z prestiżowych IIT
w Delhi.
Pozdrowienia
Jagadeesh
Kiedy: 1 czerwca 2009, 4PM do 6PM
Gdzie: Zarząd pokoju, Mentor Graphics, Hajdarabad
Porządek obrad: 1 godzina: SystemVerilog język samouczkiem.45 min: Case study, 15 min: Q & A
Kto: Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.Ltd.
Koszt: Brak kosztów, ale jest ograniczona przestrzeń, kto pierwszy,
ten lepszy-służyć
IEEE 1800, SystemVerilog jest głównym rozszerzenie Verilog-2001, dodając nowe funkcje do znacznego Verilog do weryfikacji, projektowania i syntezy.Akcesoria od prostych ulepszeń do istniejących konstrukcji, dodanie nowych konstrukcji językowych do włączenia
kompletne obiektowych funkcji.Z szerokie poparcie wszystkich głównych producentów EDA, SystemVerilog jest najbardziej preferowaną Design weryfikacji językowej w przemyśle dzisiaj.
Mamy w CVC (www.cvcblr.com) zostały na górze zbocze weryfikacji technologii w ciągu ostatnich pół dekady.Jako część naszych Weryfikacja on Wheels (Vow) serie, mamy przyjemność ogłosić 2-godziny w seminarium na temat SystemVerilog działania.
Porządek obrad:
Wprowadzenie do SystemVerilog
Quick-ogień SystemVerilog języka samouczek
Przykładowe zastosowania SystemVerilog do dziedzin takich jak: sieci, procesor przetwarzania obrazu
Case study na krzyż złożone pkt projektowania tkanin
Lucky remis - jeden zwycięzca otrzyma książkę o SystemVerilog
Aby uczestniczyć w seminarium, jest potwierdzenie rejestracji poprzez wysłanie e-maila do wydarzeń (at) cvcblr.com z zastrzeżeniem jak VoW_HYD Seminarium.Proszę podać następujące dane w e-mailu.
Nazwa:
Nazwa firmy:
Dziennik Email ID:
Rola:
Liczba Kontakt:
Miejsce:
Mentor Graphics India Pvt Ltd.
Zarząd pokoju, 6-3-552, Sri Ram Towers
Somajiguda, Hajdarabad-500082
Tel: 040 66374000
Krótki Bio:
Srinivasan Venkataramanan, Chief Technology Officer, CVC Pvt.Ltd.
http://www.linkedin.com/in/svenka3
Ponad 13 lat doświadczenia w VLSI Design & Weryfikacja
Projekt i Verified ASICS z bloku poziomu Soc.Uczestniczy również w zachowaniu modelowania dla ADC / DAC itp.
Architected, wdrożyła kilka pre-Si weryfikacji środowisk różnych dziedzinach: w sieci, komunikacji
i przetwarzania obrazu
Współsprawozdawcy autorem książek wiodących w Weryfikacja domeny.
Pracował w Philips, RealChip, Intel, Synopsys w różnych pojemnościach.
Zaangażowany w rozwój VMM klasy podstawowej
Prezentowane referaty, samouczków w różne konferencje, publikacje i aleje.
Prowadzone warsztaty i szkolenia na PSL, SVA, SV, VMM, E,
Obj. alk., CDV i OOP dla Weryfikacja
Ładownie M. Technika w VLSI Design z prestiżowych IIT
w Delhi.
Pozdrowienia
Jagadeesh