W z verilog do VHDL

[karper1986]

Cześć!Mam proste pytanie -
w jaki sposób mogę wyrazić te -> for (i = 8; i> = 0, i = i - 1) z verilog w VHDL?Dzięki.

 

[shanmugaveld]

Zwykle będziemy korzystać (VHDL)
dla i od 0 do 8 w pętli
Czy nie próbował poniżej logika

Ja w 8 downto 0 loop