VHDL I2C MASTER SIGNAL PAŃSTWA

[megaqujik]

Witam wszystkich Próbuję napisać i2c główny kontroler w VHDL i jestem trochę zdezorientowany: / wiem, że dyskusja na tym forum od roku 2005 o tym, ale nie jest jasne wyjaśnienie. Wiem, że protokół, ale nie jestem pewien stan sygnału tha używam są poprawne. Tak więc zrobić to tak: O SCL wszystko jest jasne ofcourse. Jeśli chcę napisać do SDA i zrób SDA

 

[ep20k]

Hi megaqujik, sprawdź to. http://www.opencores.org/?do=project&who=i2c ep20k

 

[pini_1]

Może chcesz przyjrzeć: Wprowadzenie: Ten projekt korzysta z otwartego rdzenia I2C mistrza. Rdzeń interfejs CPU zostanie zmieniony z wahaczami do AMBA / APB. Ten ostatni odbywa się w celu sprawdzenia podstawowych i jej nowy interfejs APB z LEON procesora. LEON jest napisany w VHDL nich rdzenia VHDL projekt RTL jest testowany. Rdzeń zawiera także hamowni i model symulacyjny dla I2C Slave, napisany w VERILOGA. Z ławki VERILOGA testu tylko procedura inicjowania działań i I2C modelu niewolnikami są tłumaczone na VHDL .... http://bknpk.no-ip.biz/I2C/leon_2.html