M
mImoto
Guest
Witaj,
Ja jestem przy użyciu ansoft simplorer wersji SV, który obejmuje VHDL-AMS symulator do nauki VHDL-AMS.
mój problem polega na tym, że kiedy piszę poniższy kod daje mi błąd i nie wiem dlaczego.I would appreciate any help.
LIBRARY IEEE;
WYKORZYSTANIE IEEE.ELECTRICAL_SYSTEMS.ALL;
WYKORZYSTANIE IEEE.STD_LOGIC_1164.ALL;
WYKORZYSTANIE IEEE.MATH_REAL.ALL;
JEDNOSTKI schmitt_trigger IS
Port (terminal ain: elektryczne;
sygnał dout: obecnie std_ulogic);
KONIEC JEDNOSTKI schmitt_trigger;
ARCHITEKTURA behawioralnej JEST DLA schmitt_trigger
stałej vhi: real: = 3.0;
stałej vlo: real: = 1.7;
całej ilości vin ain;
BEGIN
comparator_behaviour: proces
zacząć
jeśli vin> vhi następnie
dout <='1 'po 5 ns;
else vin <vlo następnie
dout <='0 'po 5 ns;
end if;
czekaj na vin'above (vhi); -
tu daje mi "" SYNTAX ERROR
koniec procesu comparator_behaviour;
KONIEC ARCHITEKTURA behawioralne;
Z pozdrowieniami,
mimoto
Ja jestem przy użyciu ansoft simplorer wersji SV, który obejmuje VHDL-AMS symulator do nauki VHDL-AMS.
mój problem polega na tym, że kiedy piszę poniższy kod daje mi błąd i nie wiem dlaczego.I would appreciate any help.
LIBRARY IEEE;
WYKORZYSTANIE IEEE.ELECTRICAL_SYSTEMS.ALL;
WYKORZYSTANIE IEEE.STD_LOGIC_1164.ALL;
WYKORZYSTANIE IEEE.MATH_REAL.ALL;
JEDNOSTKI schmitt_trigger IS
Port (terminal ain: elektryczne;
sygnał dout: obecnie std_ulogic);
KONIEC JEDNOSTKI schmitt_trigger;
ARCHITEKTURA behawioralnej JEST DLA schmitt_trigger
stałej vhi: real: = 3.0;
stałej vlo: real: = 1.7;
całej ilości vin ain;
BEGIN
comparator_behaviour: proces
zacząć
jeśli vin> vhi następnie
dout <='1 'po 5 ns;
else vin <vlo następnie
dout <='0 'po 5 ns;
end if;
czekaj na vin'above (vhi); -
tu daje mi "" SYNTAX ERROR
koniec procesu comparator_behaviour;
KONIEC ARCHITEKTURA behawioralne;
Z pozdrowieniami,
mimoto