Verilog-Node Problem Pojemność

[unluerdincer]

Hi, używam Verilog-A do generowania trzech terminali (3 węzły) przełącznik w CADENCE. My Verilog-pliku generuje poprawnych parametrach IV że oczekuję, ale kiedy starają się symulować fan-out (ZA) urządzenia, uświadomiłem sobie, że Cadence nie przechwytuje określone wartości pojemności bramki w Verilog-A. W celu uchwycenia różnica czasu pomiędzy FO4 i FO16, muszę dodać węzeł pojemności do-Verilog model. Próbowałem określając go jako parametr, ale nie mógł, że praca w Cadence. Czy macie jakieś sugestie, w jaki mogę określić moje pojemność bramki w Verilog, aby Cadence może przechwycić fan-out? Dzięki

 

[pavel_adameyko]

Witaj, unluerdincer Czy próbował robić coś tak jak ja (siec1, siec2)

 

[unluerdincer]

Witaj pavel_adameyko używam wyszukać tabele zdefiniować swoje właściwości IV, więc nie mam "C" w moim równań. Próbowałem definiowania CGS tak (* desc = "brama-source pojemność", jednostki = "F" *) prawdziwe CGS, ale nie mógł uczynić Cadence symulator do uznania. Nie wiem, w inny sposób określić pojemność bramki. Czy macie jakieś sugestie? Dzięki Dincer

<span style="color: grey;"><span style="font-size: 10px">---------- Post added at 09:07 ---------- Poprzedni post był na 08:53 --- -------</span></span>
Witam pavel_adameyko używam wyszukać tabele zdefiniować swoje właściwości IV, więc nie mam "C" w moim równań. Próbowałem definiowania CGS tak (* desc = "brama-source pojemność", jednostki = "F" *) prawdziwe CGS, ale nie mógł uczynić Cadence symulator do uznania. Nie wiem, w inny sposób określić pojemność bramki. Czy macie jakieś sugestie? Dincer Dzięki