Verilog codings proszę

S

Simu

Guest
może ktoś mi Verilog codings następujących modułowe Montgomery algorytm mnożenia

Wejście: x, y, m: m jest nieparzysta, | x | <m, i | y | <m
Wydajność: z: Z mod m = xy2 ^ (-n-2) (mod m), i | z | <m
1.z <- 0;
2.for i <- od 0 do n 1;
3.z <- MODDIV2FLAG (z x (y [i-1]-y ), m);

 

Welcome to EDABoard.com

Sponsor

Back
Top