tranzystor PLL poziomie projektu

[liuyonggen_1]

Jestem początkujący w dziedzinie PLL

może ktoś mi pokazać jakieś dokumenty na temat tranzystora na poziomie projektu PLL, takich jak PFD, OSC i tak dalej?
Thanks a lot!

 

[mpig09]

Drodzy liuyonggen_1:

Możesz odwoływać się do niej.

mpig
Przepraszamy, ale musisz się zalogować, aby wyświetlić ten załącznik

 

[pillar_chen]

dokumentów lub książki?dzięki

 

[hung_wai_ming@hotmail.com]

Cześć

IEEE wyszukiwania i należy znaleźć wiele dokumentów.
Tu załączony coś dla Ciebie na rozruch

"Generator zegara PLL 5 do 110Mhz blokada zakres mikroprocesorowych", IA Young, 1992
"Energooszczędny szeroki zakres PLL" TC Chen, 2002
"Low jitter i procesu niezależny DLL i PLL oparciu o własny tendencyjne techniki", JC Maneatis, 1996 (jeden złoty wydanych w PLL)
"2-5GHz niski jitter 0.13um PLL CMOS z dynamicznym obecnej pompy dopasowania opłat i hałasu łagodzących filtr pętli", A. Maksym, 2004
"Konstrukcja o niskim współczynniku Jitter 1GHz Phase Locked Loop cyfrowej generacji zegara, W. Li, 1999
Przepraszamy, ale musisz się zalogować, aby wyświetlić ten załącznik

 

[pillar_chen]

które mogą dostarczyć jakieś dokumenty na temat hałasu w fazie VCO?

 

[mpig09]

Pillar_chen Drogi:

Możesz odwoływać się do niej.

mpig
Przepraszamy, ale musisz się zalogować, aby wyświetlić ten załącznik

 

[Neter]

Informatyka ktoś mieć podwójnego tranzystora PLL ścieżka poziomie?

 

[gavin168]

którzy dają procedury projektowania dla PLL?

dzięki

 

[northeast1]

liuyonggen_1 napisał:

Jestem początkujący w dziedzinie PLLmoże ktoś mi pokazać jakieś dokumenty na temat tranzystora na poziomie projektu PLL, takich jak PFD, OSC i tak dalej?

Thanks a lot!

 

[mahmoudwafi]

jest tu bardzo pomocne papieru na PLL pompy za

 

[finalvolition]

Dla początkujących, podręcznik przez Razavi jest bardzo pomocna.