Timing: Co powoduje wymagania instalacyjne i hold

[jagz]

Witam, mam bardzo podstawowe pytanie. I m pewien, że to będzie już przez większość myśli ludowej. Wszystko wie, co są skonfigurowane i przytrzymaj czas i wszystko co się stanie, gdy są łamane. Jednak, gdy weźmiemy pod uwagę zatrzask Master Slave (tj. budowy bloków flip flop), gdzie jest faktyczny wymóg stworzenia i przytrzymaj czas potrzebny? Wyobraź sobie dwa zatrzaski połączone w postaci uczelni n niewolnika, drugi odwrócony o zegar w stosunku do pierwszego, gdzie i jak set i trzymać razem są uznawane. Byłoby wspaniale, jeśli ktoś może to wyjaśnić w odniesieniu do zamka Master Slave.

 

[lostinxlation]

Jeżeli zatrzask mistrz nie posiada danych, zatrzask niewolnik nie uzyskać te dane, więc setup i hold są własnością zatrzask master. Oczywiście zatrzask niewolnik ma własną konfigurację i trzymać razem, ale najwyraźniej meeing tego wymogu jest odpowiedzialność projektantów komórek nie, ludzie korzystający z komórek.

 

[chipmonkey]

Jagz, setup i przytrzymać czasu spowodowane są bramy obecnych w zatrzasku master. Zapamiętaj zatrzaski, które stanowią master-slave jest poziom wrażliwe niż krawędzi wrażliwej. tak długo, jak zegar jest wysokie, zatrzaski wejście. dane przedstawione na wejściu mistrza zajmuje trochę czasu, aby dotrzeć do wyjścia master, czyli wejście niewolnika. To jest ten czas, który stanowi czas konfiguracji. Jeśli dane na zmiany sygnału wejściowego mistrzowskich w czasie późniejszym niż czas instalacji, a następnie dane te nie mogą dotrzeć do wejścia Salve przez czas niewolnik dostaje aktywne i niewolnikiem zatrzaski starych danych na wejściu podrzędnym. teraz pod uwagę zmieniające się dane dokładnie lub tuż po posedge zegara niewolnikami. Mistrz nadal zatrzasnąć te dane od inwersja zegar na mistrza odbędzie się dopiero po opóźnienia propagacji przetwornicy. Dlatego dane te będą przechwytywane przez kapitana, a następnie przez niewolnik powodując danych przez zapisem. Stąd wymóg czasu podtrzymania. Generalnie czas instalacji jest ok. równa prop opóźnienia 3 bramy i przytrzymaj ok. czasu równego prop opóźnienie 1 bramę.

 

[lijo911]

Myślę, że sprawa związana jest setup do opanowania i przytrzymaj jest związany z blokadą niewolników ...... ponieważ przed krawędzi zegara mistrz zatrzaski dane do niej ....... i danych musi być stabilny "setup" czas przed krawędź zegara. czas instalacji, innymi słowy jest to czas potrzebny do naładowania / rozładowania pojemności wejściowego na odpowiednim poziomie logiki ..... Kiedy krawędź zegara dzieje, dane zatrzaśniętych przez kapitana jest dostępny na wejściu przerzutnika Slave .... ale zegar z niewolnika nie dotarli (bo przetwornicy w ścieżce zegara) ....... więc dane sięgające wejście przerzutnika Slave musi być stabilny do odwrócony zegar na zatrzask niewolników przybywa ..... to jest hold Wymóg ....: smile:

 

[lostinxlation]

Kiedy krawędź zegara dzieje, dane zatrzaśniętych przez kapitana jest dostępny na wejściu przerzutnika Slave .... ale zegar do slave nie dotarli (bo przetwornicy w ścieżce procesora) ...... . więc dane sięgające wejście przerzutnika Slave musi być stabilny do odwrócony zegar na zatrzask niewolników przybywa ..... to jest wymóg hold ....: smile:

To nie ma znaczenia, czy niewolnik Wejście jest stabilna, czy nie, kiedy zegar wzrasta. Raz w błędne dane, niezależnie od konfiguracji lub naruszenia trzymać, jest przechwytywane przez zatrzask master, propaguje na zatrzask niewolnikami podczas latch niewolnik pozostaje na w tym samym okresie cyklu, a flop wyprowadza błędne dane. Zasadniczo, gdy zatrzask mistrz dostaje błędne dane przez naruszenie instalacji lub trzymać, gra jest skończona.

 

[lijo911]

Wat się stanie, jeśli pan jest wyzwalany przez zegar i slave przez ten sam zegar po zdaniu Thro falownik? .......... Pan jest, jak tylko zegar idzie niska ....... . jest trzymać naruszenie możliwą tam? ......... bo niewolnik jest uzyskiwanie wywołany później w porównaniu do opanowania .........

 

[lostinxlation]

Wat się stanie, jeśli pan jest wyzwalany przez zegar i slave przez ten sam zegar po zdaniu Thro falownik .......... pan jest, jak tylko zegar idzie niska? ........ jest trzymać naruszenie możliwą tam? ......... bo niewolnik jest uzyskiwanie wywołany później w porównaniu do wzorcowej .........

Jeśli oba Zatrzask master i podrzędny są w tym samym czasie, należy trzymać naruszenie podrzędnego na wejściu. zawsze jest setup / hold wymogu jakichkolwiek kolejnych komórek bez względu, że jest to główny lub zatrzask zatrzask niewolnikiem, ale pan do niewolnika w flopie nie jest coś co można nic zrobić, jeśli tylko przy użyciu standardowych komórek. Które muszą być załatwione przez projektanta komórkowej.

 

[vani123]

Hi Jagz byłem googling o konfiguracji i przytrzymaj warunku, to dowiedział się o ciekawy blog-może być to wil lhelp Ciebie. h ** p :/ / vlsi-expert.blogspot.com/2011/04/static-timing-analysis-sta-basic-part3a.html-Vani

 

[lijo911]

jeśli ja jestem projektantem komórka i jestem plannin zaprojektować średnia zatrzaski ....... następnie wat wszystko zadbać? ........ i między zatrzaski nie ve setup i przytrzymaj razy ..... oni ve odzysku i czas przeprowadzki myślę ...........