C
cmosbjt
Guest
Kilka lat temu, mające LNA w 0.18um CMOS.Ponieważ nie pomiarów na wafel, zaprojektowałem wyjście pasujące do sieci na układ przy użyciu nasadki MIM i ind spirali.Działki współczynnik K vs freq wykazało, że k jest powyżej 1 w całym zakresie częstotliwości, ale ma najniższą wartość 8 około 3GHz.I choć powinno być bezpieczne, ale nie było jednak: to oscyluje w 2.9GHz.Ktoś powiedział mi na tym forum, że port wyjścia LNA jest wysoki węzeł P (głównie pojemnościowe lub indukcyjne), nie jest łatwo być dopasowywane przy użyciu części na chip.Moje pytanie brzmi:1.
Co należy zrobić, jeśli muszę przetestować LNA na płytki?2.
Jak uniknąć drgań w tym przypadku nawet wyniku symulacji wynika, że jest stabilny?3.
Jeśli mogę środka LNA albo na płytki lub na płytce drukowanej, co jest najlepszym sposobem na sprawdzenie projektu?Dzięki
Co należy zrobić, jeśli muszę przetestować LNA na płytki?2.
Jak uniknąć drgań w tym przypadku nawet wyniku symulacji wynika, że jest stabilny?3.
Jeśli mogę środka LNA albo na płytki lub na płytce drukowanej, co jest najlepszym sposobem na sprawdzenie projektu?Dzięki