Testowanie LNA.

C

cmosbjt

Guest
Kilka lat temu, mające LNA w 0.18um CMOS.Ponieważ nie pomiarów na wafel, zaprojektowałem wyjście pasujące do sieci na układ przy użyciu nasadki MIM i ind spirali.Działki współczynnik K vs freq wykazało, że k jest powyżej 1 w całym zakresie częstotliwości, ale ma najniższą wartość 8 około 3GHz.I choć powinno być bezpieczne, ale nie było jednak: to oscyluje w 2.9GHz.Ktoś powiedział mi na tym forum, że port wyjścia LNA jest wysoki węzeł P (głównie pojemnościowe lub indukcyjne), nie jest łatwo być dopasowywane przy użyciu części na chip.Moje pytanie brzmi:1.
Co należy zrobić, jeśli muszę przetestować LNA na płytki?2.
Jak uniknąć drgań w tym przypadku nawet wyniku symulacji wynika, że jest stabilny?3.
Jeśli mogę środka LNA albo na płytki lub na płytce drukowanej, co jest najlepszym sposobem na sprawdzenie projektu?Dzięki

 
powiedział pan, k> 1 na 2.9GHz, ale S11 i S11 w obu przypadkach niższe niż 0dB?Czy sprawdzić B1 czynnik?

 
dsjomo napisał:

powiedział pan, k> 1 na 2.9GHz, ale S11 i S11 w obu przypadkach niższe niż 0dB?
Czy sprawdzić B1 czynnik?
 
cmosbjt, plz odnoszą się do książki Gonzalez, rozdz.3.6 "simutaneous koniugatu mecz: dwuliniowy sprawy", iw dodatku C.

Zgodnie dwuliniowy przypadku możemy czerpać simutaneously dopasowane gammain i gammaout i B1 stanowią dla rozwiązania rzeczywistych części licznika.Należy pozytywnie liczba rzeczywista, i K> 1 jest tylko NESSASARY wymogu.(K> 1 B> 0) lub (K> 1 | Delta | <1) jest NESSASARY i wystarczające do bezwarunkowego obowiązku stabilny.
Dla K <1 2 sieci portów, niemożliwe jest znalezienie simutaneously koniugatu dopasowane rozwiązania.Mianowicie, niemożliwe jest dopasowanie obu portach.

 

Welcome to EDABoard.com

Sponsor

Back
Top