TESTCASES w VERILOG

[satishkumar]

HI,IM PLANNIG Aby dowiedzieć się TESTCASES W VERILOG.SO ANYBOBY PRZYJĄWSZY DOKUMENT PLZ Wyślij do mnie.

KSVLSI (at) GMAIL.COM

Że jest sprawą pilną jest bardzo pomocne ME jeśli ktoś do mnie

 

[kel8157]

To jest zbyt ogólne.
Aby w razie potrzeby móc się Verilog język pierwszy.

 

[shiv_emf]

nauki testcases!U need NT.
i trzeba pisać po znalezieniu testcase / analizowania projektu.

thr będzie kilka obiektywnych testów.stąd u hav do testowania ...

Myślę, że chciał, aby dowiedzieć się u testbenches raczej testcases
Shiv

 

[kuseraj]

Pierwszy test ławki i dowiedzieć się, w zależności od wzoru i napisać ur rogu badania przypadków

 

[satishkumar]

im silną pozycję w verilog i pisania testbenches.

Wiem celu testcase, a także możliwość zapisu

so plz helpme dotyczące dokumentów, aby dowiedzieć się wysoko w testcases

 

[WzWzWz]

Myślę testcase jest uzależniona od rzeczywistego stosowania, należy napisać i dowiedzieć się z mikroprocesora specyfikacji.