Testbench w VHDL

[ehsan_iut]

Cześć
I've napisał testbench dla mojego projektu w VHDL ale nie wiem, jak uzyskać dostęp do wewnętrznych sygnałów mojego DUT.Czy jest możliwe lub możemy mieć tylko dostęp do portów?Jeśli tak, proszę mi pomóc z składni.

PS: Chcę zapisać je do pliku.

 

[lordsathish]

symulator, który używasz ...?
W modelsim możesz dodawać sygnały w zakresie projektowania do fali ...

 

[avimit]

Możesz użyć
"init_signal_spy" jeśli używasz modelsim.
Pozwoli to na dostęp do wewnętrznych sygnałów od testbench, a następnie można zapisać je do pliku.
pełną składnię patrz modelsim przewodnikiem lub w goolge wyszukiwania dla "init_signal_spy"
Kr,
Avi
http://www.vlsiip.com

 

[ehsan_iut]

Używam ISE symulatora.Czy istnieje coś takiego?