Szukasz USB2.0 PHY IP

nie PHY skonstruowany przez Verilog, to analogowa konstrukcja!
 
... Ale PHY powinny być analogowy (stąd ciężko) ip dlatego musi być dość odlewnia zależy ...
 
Proszę dotyczy "www.opencores.com" U można znaleźć IP USB2.0 PHY.
 
Naprawdę chcę, aby znaleźć USB2.0 transiwera, schematyczny i układ.
 
wiem, USB PHY została zaprojektowana w konsoli. i można uzyskać pewne informacje od dostawców IP, takich jak globleunichip na Tajwanie.
 
Tak, PHY muszą być zaprojektowane jako analogowego bloku, więc musi opierać się na jednym procesie.
 
[Quote = visualart] Jest bezużyteczny w Opencore [/quote] jak tak mówisz? Zrobiłem to za pomocą jakiś src Opencore-tych
 
[Quote = bigrice] [quote = visualart] Jest bezużyteczny w Opencore [/quote] jak tak mówisz? Zrobiłem to za pomocą jakiś src Opencore jest [/quote] I główny że wolny IP mają wiele pułapek. i thank u, mam do dochodzenia zweryfikowane przez krzem.
 
USB IP 2,0 ma połączenie analogowych i cyfrowych bloków konstrukcyjnych logicznych. Podstawowe analogowe bloki są sterowniki i opuszkami. Choć cyfrowa logika jest USB Core. Można go otrzymać za pomocą Ware Design Synopsys. Lub dla UMC, ISI, GlobalUnichip ... itd. Dzięki łukowe, Gold_kiss
 
Zgadzam się z Gold_kiss, USB 2.0 IP PHY ma połączenie analogowych i cyfrowych bloków konstrukcyjnych logicznych. Podczas gdy podstawowe analogowe bloki są nie tylko kierowcy i klocki, ale także analogowe PLL dla 480Mbps wysokiej transformacji prędkości. Więc to zależy od procesu Foundry na to select.You może zwrócić się do odlewni do IP lub innych części provider.Then ip można wymieniać IP z dostawcą.
 
Dzięki, gold_kiss i iamchine r. Dotarłem do 20 USB OD PHY zweryfikowane przez krzem. I główny co mam dostarczyć gdybym zaprojektować analogowy IP. thank u.
 

Welcome to EDABoard.com

Sponsor

Back
Top