Standby Power Redukcja wycieków przy Dual V

[rama_227]

cześć,
robię''gotowości wycieku Power Reduction przy Dual V in Domino Logic Circuits "projektu, potrzebuję trochę informacji na ten temat.

 

[eda_wiz]

ftopic152186.html

 

[rama_227]

Chcę Kod jednym języku jak C, VHDL 7or VerilogDodano po 18 sekund:Chcę Kod jednym języku jak C, VHDL i Verilog

 

[eda_wiz]

VHDL kod redukcję mocy przecieku!.hmmm myślę, że u powinni próbować czytania pewne podstawy ....

VHDL, Verilog opisuje sprzętu.Multi V komórki są wybierane podczas syntezy przez narzędzia syntezy.

Zastanawiam się, czy jesteś z prośbą o kod C wyboru Multi-V komórek do syntezy.jest bardzo mniejsze szanse na uzyskanie takich c-code.Będzie tam biggies EDA jak Synopsys, rytm, MG.

Co dokładnie chcesz zrobić w projekcie?

 

[rama_227]

jeden z językiem i ma kod proszę mi pomóc