STA wątpliwości związane z wejściem na ścieżkę Reg, zażądać wyjaśnień

P

puneetshah

Guest
Witam wszystkich, przeczytałem w niektórych PPT, że dla maksymalnego freq zegara możemy sprawdzić po ścieżki czasowe dla maksymalnego opóźnienia: 1. Reg z rozporządzeniem 2. Reg na wyjście 3. Wejścia do wyjścia Moje pytanie jest dlaczego dawca za "wejście do ścieżki reg" do obliczania wartości częstotliwości? Proszę wyjaśnić, odpowiadając na tę załączonym rysunku ............ Que 1: Oblicz opóźnienie ścieżkach czasowych) R 2 R b) i / p 2 R c) R 2 O / PD) i / p 2 O / P Que 2: Jaka jest maksymalna częstotliwość pracy? Que 3: Oblicza Tsu i Th (Hold Time) dla CKT?
 
Przeczytałem w niektórych PPT, że dla maksymalnego freq zegara możemy sprawdzić po ścieżki czasowe dla maksymalnego opóźnienia: 1. Reg z rozporządzeniem 2. Reg na wyjście 3. Wejścia do wyjścia Moje pytanie jest dlaczego dawca za "wejście do ścieżki reg" do obliczania wartości częstotliwości? [Color = Ciemnoniebieski] można przesyłać że ppt. Wątpię, czy ppt. I2R również za powrotem maks. częst. [/Color] Proszę wyjaśnić, odpowiadając na tę załączonym rysunku ............ Que 1: Oblicz opóźnienie ścieżek czasowych) R 2 RI nie widzę tylko jeden flop. Więc R2R nie można obliczyć. b) i / p 2 R 0 (input_delay) + 5 (przetwornica) + 10 (lub) + 1 (tsu) = 16 ns FYI .. max freq = 1/16 GHz c) R 2 O / P 12 ns d) i / p 2 O / P 10 ns Que 2: Jaka jest maksymalna częstotliwość pracy? 1/16 GHz Que 3: Oblicza Tsu i Th (Hold Time) dla CKT? Tsu i Thold jest ważna tylko dla japonki .. który jest alredy wymienione w rysunku ... nadzieję, że to pomaga ...
 
Drogi Przyjacielu, bardzo proste! Jadąc do twojego pytania, obliczanie częstotliwości zależy uruchomienie uchwycić czas dwóch rejestrów. Jeżeli dane uruchomiona przez rejestr jest fedback do tego samego rejestru, a następnie obliczenie częstotliwości zależy uruchomienie uchwycić czas tym samym rejestrze. Tak, po prostu trzeba zobaczyć w tej perspektywie, GDZIE I KIEDY DANE jest uruchamiany przez zegar i GDZIE I KIEDY, który uruchomił dane są przechwytywane. Accrodingly, będzie obliczenie częstotliwości. Na powyższym rysunku, uruchomiony dane fedback do tego samego rejestru i coraz niewoli. Tak więc musimy obliczyć czas od danych, które są rozpoczęte do danych, które są przechwytywane. Jeśli jest się w przewidzianym czasie zegara, my nie widzę żadnych czasowych. inny widzimy czasowych. FYI: Podczas analizy, oczekujemy, że dane wejściowe są stabilne w rejestrze pierwszy. Tak więc ograniczenie czasy dla wejścia do reg jest tak obliczona, że ​​dane jest stabilny w rejestrze wejściowym. To trzeba zobaczyć margines czasu dozwolony dla danych wejściowych zostać uruchomiona na flopie pierwszy. Proszę dać mi znać, jeśli masz dalsze pytania. Pozdrawiam, Sunil Budumuru.
 

Welcome to EDABoard.com

Sponsor

Back
Top