STA - jak analizować projekt bez zegara rejestruje

[ajaygudi]

Witam, robię analizę rozrządu do pracy w trybie skanowania. Zrobiłem ze wszystkimi rzeczami początkowych i ja generowane raporty również. W moim projekcie mam kilka rejestrów, które nie taktowane są. Proszę dać mi znać, jak analizować projekt bez żadnych rejestrach zegara. Ajay Dzięki

 

[Nir Dahan]

Co masz na myśli żadnych zegarów? SR zatrzaski? FF lub zatrzaski, które wykorzystują inny sygnał na pin zegara? W ogólnych kontroli STA z zegarem rejestrach uruchomienie punktu) do następnego rejestru taktowany tym samym zegarem (Capture rejestr) Jeśli masz jakieś asynch. rzeczy, gdzie brzegi z flopem przechwytywania i asa startu są arbitralne (lub może być dowolna) STA nie ma znaczenia.

 

[lakshman.ar]

Witam, czy u mają ne generowane / podzielony zegary w ur projektu? jeśli tak się u zadeklarował je jako generowanych zegarów?, cos jeśli u havnt delcared je, to te rejestry nie wil być coraz zegary podczas ur są doin STA i drugi senario jest wtedy, gdy u mają wiele zegarów w ur projektu, upewnij się, że korzystanie THT u create_clock dla innych zegarów, a także ... i generować raporty oddzielnie (okrywać async zegarów) lemingi kno czy bardziej potrzebna pomoc! Lakshman

 

[ljxpjpjljx]

również upewnić się, fałszywa droga!

 

[ajaygudi]

Hi Lakshman W moim dzielnik zegara projektu, to tam. Zobacz robię analizę w trybie skanowania, po prostu chcę wiedzieć, jak krystalicznie Port będzie generował zegara, a zegar trafi do PLL bloku, który dzieli zegar. Ale skoro mój projekt jest w trybie skanowania nie mogę rozważyć PLL zegar bloku. Potem, jak dowiedzieć się punkt defination zegara

 

[sameer_dlh25]

Czy nie omijając PLL SCANMODE? Do przejścia od których otrzymasz zegar?