F
Fish4Fun
Guest
Ok,
mam przeszukała archiwa i nie mogę znaleźć dużo wydają się dyskusje na temat zalet / wad w Xilinx Spartan II w porównaniu do Spartan-3.Mam przeczytaniu dokumentacji obu urządzeń i jestem w lewo trochę więcej niż pomylić gdy zaczęłam.Ja krótko zarys dwóch trybów operacyjnych w FPGA zostaną wykorzystane w tym projekcie, a następnie wskaż, co widzę, jak wynika zalety każdego urządzenia i mam nadzieję, że niektórzy z was z doświadczenia może mnie do właściwego wyboru urządzenia.
Tryb pracy będę po prostu wziąć 8 bitów danych z ADC, bufor to na 16-bitowy rejestr, a następnie wyjście to do 16 bitów zewnętrznych FIFO.ADC s maksymalna częstotliwość próbkowania jest 250MSPS, ale tylko parametrów projektu wymaga nabycia maksymalnej stawki ~ 180MSPS.Zdolność do korzystania z 250MSPS stawki ADC byłoby uznać za plus, ale nie wymóg.
Tryb operacyjny II używa tego samego ADC wejściowych, ale wymaga przekształcenia szereg próbek na okres Max, Min i średniej.W 3 bajty na okres następnie muszą być w stosunku do historycznych próbek do opracowania pass / fail wyjście z czasem odniesienie do tego samego wyjścia zewnętrznego FIFO.Tryb ten wymaga także załadunek i buforowanie historycznych próbek.
Moje spojrzenie na wymagania dotyczące FPGA zdaje się wskazywać Spartan II jest najlepszym wyborem dla tego projektu.Jest to oparte na różnych I / O wymagań różnych zewnętrznych komponentów.ADC wyjścia jest LVDS_1.8, który nie obsługuje urządzenie jako native I / O w trybie, a zatem wymaga zewnętrznego konwertera lub poziom shifter.Wybrane FIFOs są 3.3V logiki.Zewnętrzny MCU I / O i inne interfejs jest logika 5V którym Spartan II popiera, ale Spartan-3 nie.W Spartan-3 wydaje się mieć przewagę nad prędkością Spartan II, jednak są one trudne do ustalenia, ponieważ Spartan-3 wydaje się być do tego czytnika niejednoznaczna o faktyczne wyniki prędkości natomiast Spartan II wielokrotnie roszczeń do systemu wsparcia zegar prędkości do 200 (również w ramach 180MSPS nabycie ocenić wymóg).W Spartan-3 jest poświęcony mnożników, ale mogą one być traktowane jedynie premii dla przyszłego rozwoju, ponieważ nie są one potrzebne w obecnym syntezy.
Koszt takiego FPGA jest, w granicach rozsądku, trywialne, więc decyzji sprowadza się do wykonywania zadań przez Spartan-3 w ciągu Spartan II VS dodatkową komplikację zewnętrznie buforowanie wszystkie I / O urządzenia wyjątkiem FIFOs (oba urządzenia, które wsparcia).I would really like to hear pewne pierwsze strony sprawozdań finansowych Spartan-3 wydajności nad Spartan II.Chciałbym być także zainteresowany żadnych argumentów do migracji w kierunku członkostwa w danej serii Virtex podanych parametrów.
Thanks in advance,
Ryba
mam przeszukała archiwa i nie mogę znaleźć dużo wydają się dyskusje na temat zalet / wad w Xilinx Spartan II w porównaniu do Spartan-3.Mam przeczytaniu dokumentacji obu urządzeń i jestem w lewo trochę więcej niż pomylić gdy zaczęłam.Ja krótko zarys dwóch trybów operacyjnych w FPGA zostaną wykorzystane w tym projekcie, a następnie wskaż, co widzę, jak wynika zalety każdego urządzenia i mam nadzieję, że niektórzy z was z doświadczenia może mnie do właściwego wyboru urządzenia.
Tryb pracy będę po prostu wziąć 8 bitów danych z ADC, bufor to na 16-bitowy rejestr, a następnie wyjście to do 16 bitów zewnętrznych FIFO.ADC s maksymalna częstotliwość próbkowania jest 250MSPS, ale tylko parametrów projektu wymaga nabycia maksymalnej stawki ~ 180MSPS.Zdolność do korzystania z 250MSPS stawki ADC byłoby uznać za plus, ale nie wymóg.
Tryb operacyjny II używa tego samego ADC wejściowych, ale wymaga przekształcenia szereg próbek na okres Max, Min i średniej.W 3 bajty na okres następnie muszą być w stosunku do historycznych próbek do opracowania pass / fail wyjście z czasem odniesienie do tego samego wyjścia zewnętrznego FIFO.Tryb ten wymaga także załadunek i buforowanie historycznych próbek.
Moje spojrzenie na wymagania dotyczące FPGA zdaje się wskazywać Spartan II jest najlepszym wyborem dla tego projektu.Jest to oparte na różnych I / O wymagań różnych zewnętrznych komponentów.ADC wyjścia jest LVDS_1.8, który nie obsługuje urządzenie jako native I / O w trybie, a zatem wymaga zewnętrznego konwertera lub poziom shifter.Wybrane FIFOs są 3.3V logiki.Zewnętrzny MCU I / O i inne interfejs jest logika 5V którym Spartan II popiera, ale Spartan-3 nie.W Spartan-3 wydaje się mieć przewagę nad prędkością Spartan II, jednak są one trudne do ustalenia, ponieważ Spartan-3 wydaje się być do tego czytnika niejednoznaczna o faktyczne wyniki prędkości natomiast Spartan II wielokrotnie roszczeń do systemu wsparcia zegar prędkości do 200 (również w ramach 180MSPS nabycie ocenić wymóg).W Spartan-3 jest poświęcony mnożników, ale mogą one być traktowane jedynie premii dla przyszłego rozwoju, ponieważ nie są one potrzebne w obecnym syntezy.
Koszt takiego FPGA jest, w granicach rozsądku, trywialne, więc decyzji sprowadza się do wykonywania zadań przez Spartan-3 w ciągu Spartan II VS dodatkową komplikację zewnętrznie buforowanie wszystkie I / O urządzenia wyjątkiem FIFOs (oba urządzenia, które wsparcia).I would really like to hear pewne pierwsze strony sprawozdań finansowych Spartan-3 wydajności nad Spartan II.Chciałbym być także zainteresowany żadnych argumentów do migracji w kierunku członkostwa w danej serii Virtex podanych parametrów.
Thanks in advance,
Ryba