Spartan 3e Starter Kit - Need Help!!

[Mystery2703]

Cześć,

Jestem bardzo nowym FPGA i próbują moje najlepsze do nauki.Napisałem prosty program Verilog migać dioda na Spartan 3e Zestaw startowy.

Przed i po symulacji wyników wydaje się w porządku, ale kiedy jestem mapowanie strumienia bitów na FPGA zapala się, ale nie świeci.I dont rozumieć co robię źle.May be you guys can help me out!

Moduł beep1 (CLK, SPK);
CLK wejście;
SPK wyjścia;
parametr clk_divider = 50000000/440/2;

reg [20:0] dźwięk = 0;
always @ (posedge CLK) dźwięk dzwonka = 1;reg [14:0] licznik = 0;
always @ (posedge clk) if (licznik == 0) licznik <= (tone [20]? clk_divider-1: clk_divider/2-1);
else licznik <= licznik-1;

reg SPK = 0;
always @ (posedge clk) if (licznik == 0) SPK <= ~ spk;endmoduleUżywam na pokładzie zegarem 50MHz, co mój sygnał wejściowy "clk" i wyjście sygnału "SPK" jest połączony na pokładzie LED.

 

[zape]

Nie jestem zaznajomiony z Verilog, która jest wartością ładujesz w licznik, gdy licznik jest 0?.

Jaki jest pożądany miga częstotliwość?

 

[Mystery2703]

Dziękujemy za odpowiedź Zape

Wczytuję sygnał "SPK" wartość, gdy licznik jest równy zero.i miga częstotliwości ok. 440Hz.

Właściwie próbowałam prosty program, jak również w przypadku gdy dioda powinna migać, gdy MSB X sygnału [15] toggel (X zwiększającego się pozytywnym krawędzi na pokładzie zegarem 50MHz), ale z jakiegoś powodu LED dostaje się i pozostanie w takim stanie.Z drugiej strony wyniki symulacji są OK.

Sprawdziłem sygnał zegara, jak również przez ruuning oryginalny program Starter Kit i działa idealnie dobrze.

Zakładam, że coś złego w moim programie i konfiguracji ustawień !!!!!!Dodano po 2 minutyrzepraszam, że źle pytanie .. zape

Wczytuję clk_divider - 1 do licznika, gdy licznik jest 0 else clk_divider / 2 - 1

 

[j_andr]

Mystery2703 napisał:

i miga częstotliwości ok. 440Hz

 

[Mystery2703]

Przepraszam, że źle pytanie .. zape

Wczytuję clk_divider - 1 do licznika, gdy licznik jest 0 else clk_divider / 2 - 1Dodano po 18 minutrzepraszam, że źle pytanie .. zape

Wczytuję clk_divider - 1 do licznika, gdy licznik jest 0 else clk_divider / 2 - 1Dodano po 1 godzina 30 minut:J was miał rację.I spadł miga częstotliwości pracy i porządku na pokładzie.

I nie wiedziała o minimalnej migający wskaźnik LED.

Thanks for help

 

[zape]

Problemem nie jest migający wskaźnik LED, problemem jest ludzkie oko

 

[racman]

cześć,

Jestem studentem 5-ci EE lat i będziemy mieli problem w FPGA do realizacji naszego projektu i nie wiemy jeszcze FPGA...
Nasz projekt jest kolejkowanie system dźwięku numer, wejście pochodzi z przełącznik przycisk, a następnie będzie on wyświetlany za pomocą igłowe, jak to mówią liczby...
z powodu tego problemu użyjemy FPGA dopasować go do PCM i PWM, aby wyświetlić odczytu dźwięku...
czy możecie mi pomóc na ten problem?... co FPGA i PWM, które możemy wykorzystać do realizacji tego projektu

dzięki za pomoc!...
^ _ ^