Z
Zerox100
Guest
Riviera-Elite pełne ASIC / soc projekt graficzny oraz środowiska kontroli, która obsługuje mieszane VHDL / Verilog i SystemC budowy następnej generacji projektantów systemu poziomie.
Wersja beta:
_http: / / www.aldec.com/Registration/ (nnignwesgn3xri5541r24x45) / DAC/DAC2003.aspx
Wersja beta:
_http: / / www.aldec.com/Registration/ (nnignwesgn3xri5541r24x45) / DAC/DAC2003.aspx