Realizacja obrazu przy użyciu algorytmu verilog

[saimaa]

Cześć
Chcę realizować obrazu za pomocą algo verilog ...Mam projektowania modułu oblicza histogramu obrazu i daje 2 wyjścia "nout" i "x".nout jest no.of pikseli w bin natomiast x jest centrum bin.Mam 10 elementów nout i dla każdego x 10 pojemników nout każdej z 12 bitów i X 8 bitów.i ogłosiła, że w verilog jako:

Moduł myimhist (nout, x, y, nbin);

parametr length_nout = 12; / / długość nout
parametr length_xxy = 8 / / długość x
parametr length_nbin = 4; / / długość nbin
parametru głębokość = 10;

wyjście [length_nout-1: 0] nout [0: głębokość-1]; / / wynik
wyjście [length_xxy-1: 0] x [0: głębokość-1]; / / wynik

ale daje błąd składni podczas symulowanych w modelsim dla 2 wyjścia .....może ktoś mi pomoże, że jak na te dwa wyjścia zarejestrowany?
Plz odpowiedzi jak najszybciej.

 

[avimit]

Nie jestem pewien, ale może być to, że możesz nie mieć tablice wielowymiarowe w portach.
Kr,
Avi

 

[deepu_s_s]

Cześć,
W verilog nie obsługuje wielu wymiarowymi portu deklaracji.Myślę, że ta funkcja jest dostępna w systemie verilog.

Spróbuj zmienić port wyjściowy zgłoszenia i sprawdzić.

 

[bsmaldeniya]

hej, może jeden proszę mi pomóc jak konwertować wielowymiarowej tablicy w jednej wymiarowej tablicy ....
Jestem nowy w FPGA i obsługa systemu generatora w Matlab ..
Chcę, aby uzyskać dane aparatu do FPGA ...
od jego RGB ma wymiary [mxnx3]
ale bramy bloku pozwala tylko jeden wymiar
więc może u plz help me, aby rozwiązać problem