różnym drut / opóźnienie zadania

S

sainiparvesh

Guest
Cześć,
Chcę zmienić opóźnienie między ref_clk i sample_ref_clk na accurance z stop_clk's posedge z następującego kodu:
/ / Stop_clk jest zegarem o częstotliwości znacznie mniejsze niż ref_clk zegar

always @ (posedge stop_clk)
zacząć
sample_delay = sample_delay 5;
koniec

przypisać # sample_ref_clk sample_delay = ref_clk;

Ale ja nie jestem coraz opóźnienie między ref_clk i sample_ref_clk w moim vcd zrzutu.

Pozdrowienia,
Parvesh

 
Opóźnienie między ref_clk i sample_ref_clk na accurance z stop_clk's posedge będzie zapewne wyświetlane w żadnej pisemnej dysku id nie jej, że jest ona uszkodzona.Immobilier Pret
 

Welcome to EDABoard.com

Sponsor

Back
Top