M
mystique_unbound
Guest
proszę wyjaśnić różnice między PLL i DLL, a także DPLL
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
G
Gliss
Guest
PLL jest Phase Locked Loop.To jest tor, który generuje sygnał wyjściowy w oparciu o częstotliwości sygnału wejściowego.Jest zwykle używany do rozmnażania i wykrywanie częstotliwości zegara.Powiedzmy, że masz 1MHz zegar i chcesz wygenerować 5MHz zegar, który jest zsynchronizowany z zegarem 1MHz.
DLL jest opóźnienie Locked Loop i to nie jest wstawić zmienne opóźnienia na sygnał wyjściowy w oparciu od sygnału wejściowego.Można go używać do umieścić dwa zegar linie synchronizacji, które stały zsynchronizowany z powodu skośnych na przykład.
DPLL jest cyfrową Phase Locked Loop i tylko PLL realizowane w IC zamiast dyskretnych komponenty analogowe.Zazwyczaj te DPLLs są tańsze, bardziej energooszczędny i mniej podatne na działanie hałasu w porównaniu do dyskretnych PLLs.
DLL jest opóźnienie Locked Loop i to nie jest wstawić zmienne opóźnienia na sygnał wyjściowy w oparciu od sygnału wejściowego.Można go używać do umieścić dwa zegar linie synchronizacji, które stały zsynchronizowany z powodu skośnych na przykład.
DPLL jest cyfrową Phase Locked Loop i tylko PLL realizowane w IC zamiast dyskretnych komponenty analogowe.Zazwyczaj te DPLLs są tańsze, bardziej energooszczędny i mniej podatne na działanie hałasu w porównaniu do dyskretnych PLLs.
Q
qslazio
Guest
Gliss napisał:
PLL jest Phase Locked Loop.
To jest tor, który generuje sygnał wyjściowy w oparciu o częstotliwości sygnału wejściowego.
Jest zwykle używany do rozmnażania i wykrywanie częstotliwości zegara.
Powiedzmy, że masz 1MHz zegar i chcesz wygenerować 5MHz zegar, który jest zsynchronizowany z zegarem 1MHz.
DLL jest opóźnienie Locked Loop i to nie jest wstawić zmienne opóźnienia na sygnał wyjściowy w oparciu od sygnału wejściowego.
Można go używać do umieścić dwa zegar linie synchronizacji, które stały zsynchronizowany z powodu skośnych na przykład.
DPLL jest cyfrową Phase Locked Loop i tylko PLL realizowane w IC zamiast dyskretnych komponenty analogowe.
Zazwyczaj te DPLLs są tańsze, bardziej energooszczędny i mniej podatne na działanie hałasu w porównaniu do dyskretnych PLLs.
PLL jest Phase Locked Loop.
To jest tor, który generuje sygnał wyjściowy w oparciu o częstotliwości sygnału wejściowego.
Jest zwykle używany do rozmnażania i wykrywanie częstotliwości zegara.
Powiedzmy, że masz 1MHz zegar i chcesz wygenerować 5MHz zegar, który jest zsynchronizowany z zegarem 1MHz.
DLL jest opóźnienie Locked Loop i to nie jest wstawić zmienne opóźnienia na sygnał wyjściowy w oparciu od sygnału wejściowego.
Można go używać do umieścić dwa zegar linie synchronizacji, które stały zsynchronizowany z powodu skośnych na przykład.
DPLL jest cyfrową Phase Locked Loop i tylko PLL realizowane w IC zamiast dyskretnych komponenty analogowe.
Zazwyczaj te DPLLs są tańsze, bardziej energooszczędny i mniej podatne na działanie hałasu w porównaniu do dyskretnych PLLs.
A
ahmad_abdulghany
Guest
Brak korzyści PLL ponad DPLL ale DPLL jest nowsza wersja z PLL.W starych PLLs (po rozpoczęciu być zintegrowane) wszystkie części PLL były włączone, z wyjątkiem niektórych częściach jak VCO, pompy opłat, itp. ...ale teraz w nowym DPLL to całkowicie zintegrowane nawet na jednym chipie.
H
hanjiemy
Guest
Nie można porównywać ze sobą, ze względu na różn.wniosków.