Różnica między Block RAM i pamięci w układach rozproszonych

R

richardyue

Guest
Jaka jest różnica między RAM i pamięci RAM bloku rozprowadzane w FPGA? I'v przeczytać kilka not aplikacyjnych, ale nadal jestem confued o tych dwóch RAM.
 
W Xilinx FPGA, Block RAM jest dedykowany pamięci dwóch port zawierających kilka Kb RAM. FPGA zawiera kilka (lub więcej) z tych bloków. Wewnątrz każdego small block logika jest konfigurowalny tabeli odnośników. To jest zwykle używany do funkcji logicznych, ale możesz zmienić go w kilka bitów pamięci RAM. Można połączyć kilka (lub więcej) z nich w większym RAM. To jest rozprowadzany RAM. Oba typy pamięci RAM można zainicjować z danymi, lub używane jako ROM.
 
Rozproszona pamięć RAM jest w LUT, a blok pamięci RAM znajduje się poza PPT. Czy mam rację?
 
Kolejne pytanie: Załóżmy, że jeśli chcę projekt dodatek za pomocą FPGA, przechowujemy wykonanie kodu w FPGA, w szczególności w PPT. Czy mam rację? Jeśli mam rację, to w jaki sposób zachować FPGA wykonywanie kodu? Ponieważ myślę, że PPT to RAM, jest niestabilna. Gdy jest wyłączona, nie można przechowywać wykonanie kodu więcej. Może to nie najbardziej odpowiedni przykład, ale myślę, że może mnie zrozumieć, jak działa FPGA. Nadzieję, że ktoś może mi pomóc. Z góry dziękuję.
 
Dobrze! Konfiguracja FPGA jest przechowywane w pamięci RAM, dzięki czemu podczas wyłączania, swój projekt znika. Następnym razem, kiedy zasilania, należy załadować konfigurację z pamięci nieulotnej, takich jak flash. Większość FPGA kilka sposobów aby to zrobić. Jeśli używasz Xilinx FPGA, patrz "Konfiguracja" rozdział w karcie.
 
Nieulotnej memeory mogą być zlokalizowane w układach FPGA lub poza nią? Myślę, że jak architektura komputera. W sklepach komputerowych to kod płyty głównej i ładuje kod do pamięci RAM procesora z płyty głównej, gdy jest włączony. Czy mam rację?
 
Musisz podać zewnętrznej nieulotnej pamięci (zwykle urządzenia flash ROM), lub inne środki do konfiguracji FPGA po włączeniu zasilania. Szczegółowe informacje, że "Konfiguracja" rozdziału. Jeżeli płyta główna komputera uprawnienia do góry, CPU wykonuje BIOS boot przechowywane w chip flash ROM. Kod rozruchowy czyta systemu operacyjnego z dysku twardego na główne RAM, a następnie CPU wykonuje go stamtąd. Ładowanie konfiguracji do FPGA to kolejny proces. To bardzo różni się od CPU wykonywania kodu z ROM.
 
Ale zarówno obciążenie ich kod excution z nieulotnej pamięci do pamięci RAM po włączeniu zasilania. Czy mam rację? Nie rozumiem twojej ostatniej wypowiedzi. Chcesz powiedzieć różnica między nimi bardziej szczegółowo? Dziękujemy za poświęcenie czasu, aby pomóc mi moje pytanie.
 
CPU nie uruchamia się poprzez przeniesienie kodu ROM do pamięci RAM. CPU wykonuje kod bezpośrednio z ROM przy wymianie jednej instrukcji na raz, i robił to, co, że nauka wymaga. (Let's ignorować procesory, które zapewniają buforowania instrukcji.) Kiedy uprawnień FPGA, wszyscy jej wewnętrzną tkankę logiki nie ma związku, więc FPGA jest niefunkcjonalny. Podłączyć zgodnie z logiką materiału do projektu poprzez miliony maleńkich sterowane ON lub OFF. Każdy przełącznik sterujący włącza lub wyłącza funkcję w jednej małej tkaniny logiki. Przełączniki są rozmieszczone jako olbrzymi rejestru przesuwnego. You "configure" FPGA poprzez przeniesienie długiej bitstream konfiguracji do rejestru zmiany (które zwykle zajmuje mniej niż jedną sekundę). Następnie te miliony przełączniki aktywować jednocześnie, a tkanina staje się logiczne FPGA projektu. Czy znasz jak PAL / PLD działa? FPGA jest nieco podobne, ale zamiast stałego łącza topliwy, FPGA ma te przełączniki.
 
W rzeczywistości, nie jestem pewien jak PAL / PLD działa w systemie. Kiedy PAL / uprawnień PLD się, czy to pobrać Matura z zewnątrz ROM? Jestem totalnie zagubiony, jak te urządzenia logiczne działać. Chcesz polecić kilka książek dla mnie?
 
PAL i PLA jest logiki programowalnej tablicy i składają się z lub układy i która może być zaprogramowany do konkretnego zastosowania. są one na poszczególnych szczeblach logicznych po zaprogramowane (wysoki lub niski) dają te same wartości u każdego je przeczytać.
 
Witam, echo47, Chcesz odpowiedzieć na podstawowe pytania VHDL i projektowanie FPGA dla mnie w najbliższej przyszłości? Muszę niektórych ekspertów, aby mi pomóc z problemami przy nauce projektowania FPGA lub pokrewnych. Zdarza się, że być może niektóre pytania są bardzo głupie, nadzieję, że może mi pomóc w cierpliwość. :)
 
FPGA stają się coraz bardziej skomplikowane, zwłaszcza dla zaawansowanych aplikacji, ze względu na bardzo szczególny Architektury z FPGA. Nawet starszy inżynier technologii FPGA potrzeba wsparcia ze strony Altera lub Xilinx w naszej firmie, więc nie sądzę uczenia się przez czas-ekonomicznych.
 
Witam, w symetryczny szereg FPGA (eg.Xilinx) blok pamięci RAM są dedykowane pierwiastków wewnątrz FPGA. zwykle są one równolegle wewnątrz FPGA. możliwości, aby zarówno pojedynczego portu, jak również podwójne RAM zablokować port. W dual RAM zablokować port zarówno porty działają z różnymi prędkościami zegara. Ukazuje RAM są realizowane w ramach LUT. każdy CLB FPGA Xilinx wewnątrz znajdują się dwa kawałki i każdy kawałek zawiera 2 LUT i LUT są amde SRAM, które mogą pomieścić 16 bitów. tak, dla małych rozproszonych pamięci RAM użyć dużych i używa pamięci RAM Block
 
Witam, archillios, Dzięki za porady. Ale, wie pan, chcę znaleźć miejsce w dziedzinie FPGA i teraz nie mam doświadczenia w pracy. Więc muszę nauczyć się sam.
 
Dziękuję za dyskusję i jej bardzo użyteczne masz pytanie Jak mogę napisać kilka danych w pamięci RAM bloku? Chcę do przechowywania danych w układach FPGA i kiedy wykonać dane korzystania ja jestem początkujący w VHDL i to, co jest stałe i szacunek między tablicy w układach?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top