Pytanie O Zegar drzewa Synteza!

[anwayy]

Każdy zna Zegar drzewa Synthesis (CTS)?
Załóżmy, że gigantyczne SoC design przypadku istnieje RISC CPU core i szereg innych sub-modułów go.Następnie jak zbudować Zegar drzewa?
Czy budować Sub Zegar drzewa ciągu (w)
podobszary modułów lub tylko do CTS od najwyższego poziomu?
W naszym przypadku projektowania, robimy CTS z najwyższego poziomu użyciu SE (Ctgen), i myślę, że zbyt wiele zegar-buforów w brzmieniu przed podobszar moduły tak zegar Dodanie opóźnienia jest tak duża.
Czy mógłby mi powiedzieć, jak to zrobić w tym przypadku?
A Pan to zrobić automatycznie z CTS narzędzi lub ...?
Dzięki!

 

[anwayy]

Dlaczego nikt nie powie coś?

 

[ngistt]

Na większy projekt, tym większe opóźnienia zegara drzewo jest nieunikniona,
ale to nie ma znaczenia, w najbardziej krytycznym zagadnieniem jest ukośnie,
a nie opóźnienia.

Dla SE CTS, jeśli nie może spełniać minimalne krzywy, to musi zwiększyć
opóźnienia.

Jeśli masz Inhouse zegara drzewa projektowania reguły (zasady muszą być
wykonywane przez niektóre Inhouse narzędzie to sprawdzić).Możesz podzielone swój zegar
drzewa do subtrees następnie na najwyższym poziomie przez "ręcznie", jeśli nie masz
zasad, lepiej zrobić wszystko przez narzędzie.

drogą, która wersja SE / CTS użyte?Nie wiem
wydajność najnowszej wersji, ale to, w SE5.0/5.1 nie jest dobra
Dużym projektem.Można porównać z Astro lub Celestry narzędzi.

 

[anwayy]

Dziękuję Ci za porady.
Korzystamy SE5.4.

 

[cikyen]

Cóż ..
Z mojego doświadczenia przechodzą ...
Chociaż Astro dochodzimy do problemu, że nie może naprawić wszystkich voilations, to będzie to głupie niektóre zadania, takie jak wprowadzone bufor w serii.Kończy się, to może przynieść złe wyniki.

 

[rakko]

Jeden można zrobić, jeśli używasz avanti jest uruchomienie Jupiter CTS Explorer w trybie ciągu całego projektu i będzie ona przebiegać przez szereg algorytmów i proponuje najlepsze dla Twojego CTS realizacji projektu.Zwykle chodzi w pobliżu CTS optymalne rozwiązanie.Następnie należy przeczytać wygenerowany raport i wybrać najlepszy.Feed pod CTS do wygenerować drzewo.

 

[sandusty]

Wszystkie zegar raczej wyważone narzędzie do ponad projektowania.(nie wszystkie flops rozmawiać ze sobą. Na przykład, kiedy jeden debounced flop na swoim GPIO rozmawiać z flops w pamięci kontrolera? narzędzi wyważone, ale ich Pochylić!) To
jest powód, dla którego widać ogromne opóźnienia na zegarze drzewo.

 

[zyphor]

Wolę można manully trasy zegar do różnych części chipa, zwłaszcza wokół twardego makro.Inaczej zegar dopasowania różnych brance kosztuje zbyt wiele czasu.