pytanie o Verilog

[sriramsv]

cześć,

Staram się symulować prosty program Verilog (operacja alu). Mogę skompilować moduł hamowni n.ale kiedy chciałem zasymulować, I'm getting an error

Trwa work.test_bench_alu_operation
# ** Error: (vsim-3033) C: / Modeltech_xe_starter / moich przykładach / test_bench_alu_operation.v (6): instancji "alu_operaion 'failed.Jednostka projekt nie został znaleziony.
# Region: / test_bench_alu_operation
# Szukaj bibliotek:
# Praca
# Design Błąd podczas ładowania

alu_operation jest w bibliotece "pracę".Czy ktoś mi powiedzieć, co będzie problemu.

tanx

 

[iamczx]

Błąd: (vsim-3033) C: / Modeltech_xe_starter / moich przykładach / test_bench_alu_operation.v (6): instancji "alu_operaion 'failed.Jednostka projekt nie został znaleziony.sprawdź swój kod.Możesz napisać źle nazwę modułu.

 

[omara007]

ur Pokaż Library w ModelSim ..Może ur biblioteki ur map w inne miejsce