Pytanie o skanowanie przy użyciu wstawić Design Compiler

[blueagate]

Chcę wstawka skanowania kodu RTL.
Skrypt nie pisałem tu:

analyze-f top.v Verilog
opracowanie górę

niektórych ogranicza tutaj ...

set_scan_configuration stylu multiplexed_flip_flop
crete_test_clock okresie 100-falowy (0 50) # CLK CLK jest port w kodzie RTL
set_test_hold 1 scan_mode
set_scan_signal test_scan_enable-scan_en portu
set_scan_signal test_scan_in port test_in
set_scan_signal test_scan_out port test_out
check_test
kompilacji skanowania
insert_scan
check_test

Otrzymaniu informacji od Design Compiler:

Ostrzeżenie: Nie można znaleźć port "scan_mode w konstrukcji 'top'
Ostrzeżenie: Nie można znaleźć port "scan_en w konstrukcji 'top'
Ostrzeżenie: Nie można znaleźć obiektu "test_in w konstrukcji 'top'
Ostrzeżenie: Nie można znaleźć obiektu "test_out w konstrukcji 'top'

To jest pierwszy raz dodał skanowania w zakresie projektowania,
Nie miałem dodać te portu w górę projektowania,
Myślałem, że Compiler Design by dodać thest porty automatycznie.

Czy ktoś może mi powiedzieć jak dodać te porty w RTL kodu lub skryptu?

Dzięki.

 

[Elektor]

Po pierwsze w ogóle,
Musisz stworzyć zegara testu, ale inny sposób:
na przykład:
create_test_clock zegar okresie 100-w (30 70)

powyżej można wstawić również:
test_stil_netlist_format = Verilog
test_default_delay = 0
test_default_bidir_delay = 0
test_default_strobe = 20
test_default_period = 100

Easy podczas dodawania scan_en w górę projektowania i scan_in, scan_out się odnosić prawdziwe porty w projektowaniu.
Na przykład:
set_scan_signal test_scan_in-<real portu port>

Pozdrowienia
Elektor

 

[horzonbluz]

Hi, my friends.
Proponuję nie należy wstawić skanowania sieci w RTL kodów.
Musisz wiedzieć, że zegary badania są zwykle powolne niż normalne zegary.Więc po prostu użyć skanowania komórek w RTL kodów kompilator, a następnie włóż skanowania sieci w DFT.
W DC:
kompilacji skanowania;
kompilacji wysiłku wysokiej inc
W DFT można insert_scan lub insert_dft.
test_default_strobe = 20 # Nie ustawiaj w protokole, to nastąpi błąd krytyczny.

 

[Elektor]

Cześć,
W mój post Nie sugeruję wstawić skanowania sieci w RTL kody ale tylko puste scan_en portu.Ten port DFT Compiler zamierza użyć do skanowania umożliwia.

Horzonbluz - Czy mógłby pan wyjaśnić, dlaczego "test_default_strobe = 20 wystąpi błąd krytyczny" i gdzie?

Odniesieniu do:
Elektor

 

[haosg]

można utworzyć scan_en portu bezpośrednio w DC,
create_port scan_en.
i jeśli nie assing portu do skanowania i scan_out, DFTC będzie
automatycznie je tworzyć.
jednak można przypisać funkcjonalny port skanowania i skanowanie-out.

 

[blueagate]

Hi, my friends

I dodał portu scan_en na górze modułu
i napisałem scenariusz:

set_scan_configuration stylu multiplexed_flip_flop
crete_test_clock okresie 100-falowy (0 50) # CLK CLK jest port w kodzie RTL
set_scan_signal test_scan_enable-scan_en portu
check_test
kompilacji skanowania
insert_scan
check_testNie dodałem skanowania wejścia / wyjścia portu, po zestawiane DC dodał test_si portu i test_so portu
automatycznie.

Thanks for your advice.

Ale jest inny problem,
Nie wiem co oznacza ten skrypt,

"set_signal_type test_asynch_inverted RST"

RST jest wyzerowanie sygnału w moim projektem, który niskim poziomie,

Nie widzę żadnej różnicy pomiędzy dodaniem tego zdania i bez niego.

PS zaprojektować badania jest mała, łącznie 33 flip-flop w nim.

Haha,
Czy ktoś może mi powiedzieć, różnica między "insert_scan" i "insert_dft"?

 

[horzonbluz]

"set_signal_type test_asynch_inverted RST"
Ta opcja ustawia reset RST sygnału asynchronicznego sygnału reset i przytrzymaj stałą wartość 1 w DFT.
Gdy twój projekt jest badanie stanu gotowości i nie Skanowanie sieci w projekcie, można użyć insert_scan wstawić skanowania sieci.Jeśli projekt zawiera kilka adresów IP, które zostały wprowadzone skanowania sieci, można użyć modułu insert_scan w górę.