F
Fouriera
Guest
I'm rozważa projektowania prawie [1] PPE-interfejs zgodny z komputera do SLIC Si3210 oceny pokładzie.Ta ostatnia posiada cyfrowy PCM wejścia / wyjścia, jak przekazywać w sposób seryjny.W tym momencie jestem zainteresowany w przekazywaniu danych do SLIC.Do tego mam znaleźć starożytny IC, 74LS166, co stanowi 8-bitowego równoległego w seryjnym-out (Piso) IC.
(http://www.beyondlogic.org/epp/epp.htm) which shows the timing diagram for reading in and writing out.
Jeśli chodzi o PPE-specyfikacje,
mam przeczytać kilka artykułów w Internecie, w tym jeden w BeyondLogic
(http://www.beyondlogic.org/epp/epp.htm), który pokazuje czas schemat do czytania i pisania obecnie.
W tym momencie mam / wielu / pytania dotyczące specyfikacji na BeyondLogic.
1) "Dane PPE Napisz Cykl" czas schemat: Jeśli chodzi o sygnał nWait (aktywny niski), to interfejs powinien dochodzić do nWait pin i deassert raz dane otrzymane?
2) Tabela 1: nWait wydaje się być dobrym kandydatem jako sprzęt przerwać.Ale kiedy obserwując Tabela 1 będzie zobaczyć konkretne przerwać pin (pin 10) - jak to przerwać sygnał składek i na jak długo (terminy wykres pokazuje nic o Interrupt)?
3) Dlaczego mamy nWait i Interrupt anyway?W teorii, nie jest to możliwe,
że mają powiedzieć nWait, dochodzenia, a następnie de-dochodzić tylko jako ostatni bit jest wysyłane?W ten sposób nWait działa przerwać pozostawiając na potrzebę do przerwania pin.
4) Wydaje mi się, że ponieważ 74LS166 IC jest tylko zdolne do przechowania 8 bitów w tym samym czasie,
musimy dochodzić nWait za każdy bajt otrzymane na interfejsie, inaczej nie ma przerwy w transmisji (np. do przerwania usługi rutynowe nieprawdaż nie wiedziałem, że można wysłać nową byte)?
5) W 74LS166 (& interfejsu w ogóle) jest zegar napędzany.W Si3210 posiada wyjście zegar-pin, PCLK, zapewniając pomiędzy 512 kHz - 8 MHz (I'll wykorzystania 512 kHz), które mogę używać do prowadzenia interfejsu.Dodatkowo, synchronizacja sygnału do określenia zbilansowaniem otrzymanych i przekazanych danych.Jednakże I / myśleć / nie będzie synchronizacji problem, ponieważ jak mogę zapewnić danych z komputera przyjedzie dokładnie w FSYNC lub sygnał, że pierwszy bit jest odbierany na rosnące krawędzi PCLK?Czy ten problem w ogóle?Mogę zmienić zbilansowaniem otrzymanych danych FSYNC's czasowych (125 nami), ale odebranych danych musi być w FSYNC.
6) Jeśli chodzi o transfer danych z SLIC do komputera, w zależności od harmonogramu schemat w "PPE Dane Czytaj Cycle", dane będą czytać w komputerze, na rosnącej krawędzi nDataStrobe.Czy to oznacza, że dane przed rosnącej krawędzi nie czytać?
Proszę wybaczyć mi mojej niewiedzy, Ja nie jestem ekspertem w dziedzinie elektroniki inżynierii (Wybrałem informatyka zamiast >_<).Doceniam żadnych odpowiedzi lub wskazówki.
<img src="images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />[1]: "koło" w tym sensie, że nie zamierza uczynić to w pełni zgodne PPE-tak jak ja nie potrzebują, na przykład, nie wszystkie w / w sygnały muszą być obsługiwane.
Cały pomysł jest transfer sygnałów cyfrowych PCM z SLIC do komputera, przekierowanie ich do karty dźwiękowej D / A konwerter.SLIC pokładzie już A / D / D / A konwerter.
(http://www.beyondlogic.org/epp/epp.htm) which shows the timing diagram for reading in and writing out.
Jeśli chodzi o PPE-specyfikacje,
mam przeczytać kilka artykułów w Internecie, w tym jeden w BeyondLogic
(http://www.beyondlogic.org/epp/epp.htm), który pokazuje czas schemat do czytania i pisania obecnie.
W tym momencie mam / wielu / pytania dotyczące specyfikacji na BeyondLogic.
1) "Dane PPE Napisz Cykl" czas schemat: Jeśli chodzi o sygnał nWait (aktywny niski), to interfejs powinien dochodzić do nWait pin i deassert raz dane otrzymane?
2) Tabela 1: nWait wydaje się być dobrym kandydatem jako sprzęt przerwać.Ale kiedy obserwując Tabela 1 będzie zobaczyć konkretne przerwać pin (pin 10) - jak to przerwać sygnał składek i na jak długo (terminy wykres pokazuje nic o Interrupt)?
3) Dlaczego mamy nWait i Interrupt anyway?W teorii, nie jest to możliwe,
że mają powiedzieć nWait, dochodzenia, a następnie de-dochodzić tylko jako ostatni bit jest wysyłane?W ten sposób nWait działa przerwać pozostawiając na potrzebę do przerwania pin.
4) Wydaje mi się, że ponieważ 74LS166 IC jest tylko zdolne do przechowania 8 bitów w tym samym czasie,
musimy dochodzić nWait za każdy bajt otrzymane na interfejsie, inaczej nie ma przerwy w transmisji (np. do przerwania usługi rutynowe nieprawdaż nie wiedziałem, że można wysłać nową byte)?
5) W 74LS166 (& interfejsu w ogóle) jest zegar napędzany.W Si3210 posiada wyjście zegar-pin, PCLK, zapewniając pomiędzy 512 kHz - 8 MHz (I'll wykorzystania 512 kHz), które mogę używać do prowadzenia interfejsu.Dodatkowo, synchronizacja sygnału do określenia zbilansowaniem otrzymanych i przekazanych danych.Jednakże I / myśleć / nie będzie synchronizacji problem, ponieważ jak mogę zapewnić danych z komputera przyjedzie dokładnie w FSYNC lub sygnał, że pierwszy bit jest odbierany na rosnące krawędzi PCLK?Czy ten problem w ogóle?Mogę zmienić zbilansowaniem otrzymanych danych FSYNC's czasowych (125 nami), ale odebranych danych musi być w FSYNC.
6) Jeśli chodzi o transfer danych z SLIC do komputera, w zależności od harmonogramu schemat w "PPE Dane Czytaj Cycle", dane będą czytać w komputerze, na rosnącej krawędzi nDataStrobe.Czy to oznacza, że dane przed rosnącej krawędzi nie czytać?
Proszę wybaczyć mi mojej niewiedzy, Ja nie jestem ekspertem w dziedzinie elektroniki inżynierii (Wybrałem informatyka zamiast >_<).Doceniam żadnych odpowiedzi lub wskazówki.
<img src="images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />[1]: "koło" w tym sensie, że nie zamierza uczynić to w pełni zgodne PPE-tak jak ja nie potrzebują, na przykład, nie wszystkie w / w sygnały muszą być obsługiwane.
Cały pomysł jest transfer sygnałów cyfrowych PCM z SLIC do komputera, przekierowanie ich do karty dźwiękowej D / A konwerter.SLIC pokładzie już A / D / D / A konwerter.