Przekazanie Brama wyjściowa dziwne zachowanie

B

brakchus

Guest
Cześć, mam TG projektowania jak na rysunku poniżej:<img src="http://img267.imageshack.us/img267/996/tgsch2.th.png" border="0" alt="Transmission Gate Output strange behaviour" title="Przekazanie Brama wyjściowa dziwne zachowanie"/> podczas włączania i ~ włączyć sygnały (w tranzystory bramek) został z Virtuoso Analog Design Environment jako pretekst sygnały wyjściowe było tak jak się spodziewałem.Po I dodaje falownika zmian produkcji.Rezultatem jest na rysunku poniżej:<img src="http://img97.imageshack.us/img97/605/tgsim2.th.png" border="0" alt="Transmission Gate Output strange behaviour" title="Przekazanie Brama wyjściowa dziwne zachowanie"/> Czy ktoś może mi dać wskazówkę, dlaczego wynik nie zawsze jest na poziomie GND?A czasem nawet ponad VDD?

 
Chyba czas opóźnienia różnica wstrzykiwań opłat (wcześniej, prawdopodobnie nie było opóźnienie między umożliwić & ~ włączyć).Spróbuj dodać (duża) przy obciążeniu rezystancyjnym na wyjściu (≈ 1Mohm)!

 
Wyjście nie zawsze jest na ziemi, ponieważ wejście jest w ruchu.Brama przesyłowego wyjście jest zawsze staram się postępować zgodnie z napięcia wejściowego.

Vin = 0,5 V, ponieważ wystarczająco długi czas, Vout = 0,5.Dlatego też jej nie 0.

To przechodzi Vdd powodu niedopasowania za po wstrzyknięciu powoduje wyłączenie bramy tranmission.

wstrzyknięcie za ma 2 części.Fizyczne pokrywają / pojemność skraju między bramą i drenażu / source.Ten element wstrzykiwań opłaty będą stosunkowo ścisłe dopasowanie.

wstrzyknięcie za thats nie dopasowane pochodzi z opłat przechowywane w kanale.

rozważyć w przypadku Vout jest zbliżony do Vdd.NMOS jest wyłączona tutaj -> no elektronów w kanał NMOS.W PMO, jest warstwa za odwracanie się na powierzchni.Otwory te przewozu ładunek dodatni.Po wyłączeniu tego urządzenia, dziury trzeba iść gdzieś.ok. 1 / 2 z nich trafiają do źródła, 1 / 2 przejdź do drenażu.dziury, które go do wyjścia wzrost napięcia na wyjściu węzeł, jak pokazano w symulacji.Dodano po 6 minut:również można zobaczyć, kiedy Vout jest zbliżona do 0.

tutaj, PMO jest wyłączony (bez otworów w kanale w PMO), ale NMOS jest włączony, z dużą ilością elektronów w kanale.Gdy urządzenie jest wyłączone, elektrony dzieli.elektronów, które czynią go do węzła wyjściowego powoduje węzła wyjściowego napięcia iść pod GND.

 
eecs4ever napisał:

...
PMO jest wyłączony (bez otworów w kanale w PMO), ale NMOS jest włączony ...
 
erikl napisał:

W TG, zarówno PMO i NMOS znajdują się na (lub wyłączyć) niemal jednocześnie!
 
eecs4ever napisał:

Nie, tranzystory w TG jest on / off w zależności od napięcia przełożenie.
 
<img src="http://images.elektroda.net/66_1257888691_thumb.jpg" border="0" alt="Transmission Gate Output strange behaviour" title="Przekazanie Brama wyjściowa dziwne zachowanie"/> Erikl, zrozumienie podstawowych właściwości tranzystora jest nieprawidłowy.MOSFET 4 urządzenia końcowego.Czy jest ON lub OFF robi zależy tylko od napięcia bramę.To także zależy od źródła, osączyć i napięcie ciała.

Istnieją oczywiście wiele przypadków, w obwodzie TG, gdzie tylko 1 NMOS lub urządzenia PMO jest natomiast druga jest wyłączony.

 
Mimo to, można zmienić tylko stopniowe i masz różne
wynik, to gdzie należy szukać.Jeśli nie było innych
rzeczy, których nie zauważyli, albo wytłumaczyć.

Istnieje wiele analogowe przełączniki, w których działa
zarówno poprzez Liny na raz.Najpierw wyłączyć, ma Qgd
za wrócił do źródła przez przełącznik, który nadal jest.
Ostatnio wyłączyć, nigdzie jej Qgd odejść, ponieważ
inne jest już wyłączony.Poza siedzieć tam teraz-high -
impedancja wyjściowa.W ten sposób masz asymetryczne
(a więc nie-GND) piedestale opłat.

Spróbuj przesuwając fazę NMOS w stosunku do bramki PMOS oraz
zobaczyć co się dzieje.

 
Po myślenia, zrobiłem kilka symulacji, aby lepiej zrozumieć, co dokładnie się dzieje.Chciałem mieć pewność, że dziwne zachowanie się to przez dodanie inwertera.
1-cia symulacji: TG bez falownika, ale z R = 1MOhms na OUT.Wyniki:<img src="http://img26.imageshack.us/img26/5952/tgbezinwzr.th.png" border="0" alt="Transmission Gate Output strange behaviour" title="Przekazanie Brama wyjściowa dziwne zachowanie"/> PL ~ EN sygnały i bodźce są sygnały impulsowe.Podczas ~ PL jest równa 1 oba tranzystory są w regionie obcinania, ale są pewne opłaty - prawdopodobnie zdolność myślę.Widzimy, że ścieżka do tworzenia GND rezystor koryta jest dobrym sposobem, aby wywiązać z tego nagromadzona energia.

2-ga symulacji: TG z falownika bez Wyniki R.:<img src="http://img130.imageshack.us/img130/3708/tgzinwbezr.th.png" border="0" alt="Transmission Gate Output strange behaviour" title="Przekazanie Brama wyjściowa dziwne zachowanie"/> PL jest impuls bodźców ~ PL jest z falownika.Podczas ~ PL jest równa 1 oba tranzystory są w regionie obcinania, ale bez R za zgromadzone w pasożytniczych pojemności nie mają do zrobienia.

3-cia symulacji: TG z falownika, ale z R = 1MOhms na OUT.Wyniki:<img src="http://img130.imageshack.us/img130/3180/tgzinwzr.th.png" border="0" alt="Transmission Gate Output strange behaviour" title="Przekazanie Brama wyjściowa dziwne zachowanie"/> PL jest impuls bodźców ~ PL jest z falownika.Podczas ~ PL jest równa 1 oba tranzystory są w regionie cutoff.Wynik jest bardzo podobny do 1 symulacji.

Po tym wszystkim, falownik nie jest tak źle;) Nawet bez R, prąd nie przechodzi przez TG, TG tak nie jest odprowadzanie obecne przy PL = 0 i ów, co chcę osiągnąć.

Dzięki wszystkim za dyskusję i pomoc.Mam nadzieję, screenshoots będzie pomagać innym ludziom lepiej zrozumieć TG.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top