Projekt Flattening

V

vlsi_freak

Guest
Cześć,

Jakie jest znaczenie projektu Flattening.

Czy dostanę jakąkolwiek zmianę harmonogramu, spłaszczenie odbywa się w projekcie?

Proszę podzielić się swoimi przemyśleniami,

pozdrowienia,
odmieniec

 
Design spłaszczyć oznacza obniżenie poziomu logiki pomiędzy wejściem i wyjściem.

Design spłaszczyć pozwoli dziedzinie projektowania większe.

Na przykład:
Y = ABC BCD (1 poziom logiki) - projekt został spłaszczyć w tym przypadku

lubY = BC ( D) (poziom 2 logiczne)

Hope this help.Dzięki.

 
Cześć,

Design spłaszczenie Oznacza to są zwijane szczebli, tam będzie tylko jeden moduł w górę projektowania po spłaszczenie wszystkich subblocks są traktowane jako gluelogic głównego modułu górę, podczas gdy w wielowarstwowe nie będzie więcej niż jeden wzór moduły o ich indywidualne Logika kleju.

Może to pomoże.

Dzięki ..

HAK ..

 
Hello hiral.kotak,
Design spłaszczenie, co oznacza "cafukarfoo powiedział.
Cokolwiek mowa jest tucz hierarchii.
Obie są różne Thigs.Nie należy mylić tych dwóch.

 
Hi Cafukarfoo,

Dziękujemy za udzielenie odpowiedzi.

Trzeba było wspomnieć, że projekt spłaszczenie zmniejsza obszar, ale z poziomu np. logiki ale wzrosła.

Czy jest jakaś korzyść dla projektantów poprzez spłaszczenie konstrukcji.Kiedy dokładnie designre idzie do prostowania - czasy, gdy nie są spełnione lub gdy obszar ten nie jest spełniony.

Pozdrawiam, "
odmieniec

 
Vlsi_freak Hi,
Może się tak zdarzyć, że podczas gdy ten projekt spłaszczenie ...może zwiększyć obszar ...
Generalnie idziemy dla niego, a mamy do spełnienia czasy ...ale agianst, że musimy płacić w zakresie obszarów kilka razy ...

Synteza guru ...Proszę mnie poprawić, jeśli jestem brakuje niczego!

 
Co to trudny do opisania, nazywa się załamał się pod względem Logic Synthesis, czyli wielopoziomowe logiczna sieci jest zwinięty do dwupoziomowe Sieci logiczne (PLA faktycznie).Oczywiście to daje wielką głową obszarze wspólnych częściach Boole'a wyrażenia (jądra współpracy jądra itd.) nie są stosowane w celu zminimalizowania Boolean Equations.Ponadto fanouts pierwszej bramy na poziomie logiki do drugiej są bardzo wielkie, a więc czas jest problem ...

Wiwaty,
Pavlos

 
Ta strona może rozwiązać wszystkich problemów jej odwiedzania
http://www.needasample.com/dw/login/login.jsp

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top