Procedura projektowania pll

[incol]

Witam wszystkich. Chcę zaprojektować PLL i nigdy nie mające wcześniej. Czy możesz mi powiedzieć jak wygląda procedura PLL projektu? Czy to po pierwsze caculate spec każdego bloków, szumy fazowe, przepustowość Kvco i tak dalej, a następnie do każdego z bloków? Dziękujemy bardzo!

 

[embeddedlover]

Można projektować przy użyciu syntezatora ADF4153 chip PLL ..... Wystarczy popatrzeć na szczegóły ADF4153 tutaj: [url = http://www.analog.com/en/rfif-components/pll-synthesizersvcos/adf4153/products/product.html] ADF4153 | Fractional-N Frequency Synthesizer | PLL Syntezatory / VCOs | RF / IF układy scalone | Analog Devices [/url] Jest simPLL aplikacji, za pomocą którego można zaprojektować filtr pętli z tego oprogramowania, można otrzymać wszystkie parametry układu można wymienić: [url = http://www .analog.com/en/rfif-components/pll-synthesizersvcos/adf4153/products/tools-software-simulation-models/index.html] Analog Devices, Inc | światowy lider w dziedzinie wysokiej wydajności sygnału [przetwarzania / url]

 

[incol]

Dzięki. Ale to wydaje narzędzie wybrać produkt. Czy może caclulate spec i nie symulacji? dzięki!

 

[embeddedlover]

Ale to wydaje narzędzie do wyboru produktu. Czy może caclulate spec i przeprowadzania symulacji

Tak to może początkowo będziesz wybrać PLL chip i można zrobić symulację, jak również. To będzie bardzo pomocne. Podobne typu symulator jest obecny również w produkcji półprzewodników Narodowy swoje żetony PL.

 

[incol]

ok, dziękuję

 

[leo_o2]

Przed rozpoczęciem projektowania, musisz zrozumieć, PLL projekt spec do konkretnych zastosowań. Następnie należy wybrać odpowiednią strukturą-> zachowanie się modelu symulacyjnego-> określić blok spec-> bloków obwód-> run rogu symulacji-> Build na najwyższym poziomie-> Uruchom symulację top-level->