K
kleppo
Guest
Staram się zakończyć projekt i mam problem, po struganie komórek IO jak GND i VDD dla logiki core (GND3IP & VDD3IP) i bufory zasilania wyjścia (GND3OP & VDD3OP).Bieganie Assura LVS (z Makro LVS) i dwa krótkie pierwszy między "gnd!i " 'drugi' vdd3o!i "A".Co robię źle.Pracuję Cadence IC6.1.3.1 i AMS Hit 4,0.