Powolne Simulation - symulacja wolno liczyć stan

[Digital-L0gik]

Witam, Używam rtl symulacji machiny państwowej w NCSIM i zajmuje dużo czasu. Stan maszyny realizuje duże liczniki na długi czas zwłoki. Jednak symulacja będzie bardzo powolny. Mam wyprowadzać hrabiego z sims pomocą oświadczenia wyświetlacz do debugowania celu. Na początku przyrosty liczby dość szybko, jednak z czasem zwalnia. Czy ktoś wie dlaczego tak jest i jak mogę ewentualnie przyspieszyć?

 

[RBB]

Włącz profili (profil +), który zapisze się w pliku tekstowym pokazujące wiersza symulator spędza większość czasu.

 

[Digital-L0gik]

Wiem, gdzie jego jest powolny, ponieważ moje debugowania przy użyciu instrukcji wyświetlane jest status mojego liczyć z każdym cyklem. Stopniowo staje się wolniejszy. Więc dlaczego coś takiego być przyczyną tak dużego spowolnienia?

 always_ff @ (posedge clk) begin if (rst == 1'b1) count

 

[ljxpjpjljx]

w rzeczywistości, szybkość symulacji związanych z PLI i polecenia wyświetlenia!

 

[aji_vlsi]

Witam, [quote = Digital-L0gik] Dzięki za koleś końcówki profil działał hahahaha. To był skierowany do sv twierdzenie napisałem, że widocznie świnie pamięci w czasie! [/Quote] To dość możliwość, jeśli masz wiele wątków w poprzedniku nieruchomości. Jeśli pokażesz swój kod SVA możemy pomóc lepiej. BTW, przykrywamy, że dokładnie temat z wielu wątków w naszej klasie SVA. Pozdrawiam Ajeetha, CVC Następny kurs SV począwszy od 09 lutego koniec. Patrz: http://sv-verif.blogspot.com szczegóły

 

[viju]

Hi Ajeetha, Z odpowiedzi, mam jedno pytanie do Ciebie. W oparciu o bogate doświadczenie może mi Pan powiedzieć, ile pamięci (szybkość wykonania) twierdzenia (SVA) odbędzie? Chodzi mi o to, ile nad głową będzie na czas symulacji ze względu na SVA? Chciałbym również wiedzieć, z punktu widzenia wydajności, że jeśli wdrożenie mechanizmu kontroli protokół z Verilog kod v / s SVA. Co jest lepsze pod względem szybkości symulacji? Pl. postaramy się odpowiedzieć na wszystkie pytania ... Z góry dzięki ...

 

[Digital-L0gik]

twierdzą, nieruchomości (@ (posedge refclk) 1'b1 # # [0: $] (stan RUN ==)) $ display ("Pass"); | ncsim: * W, RUNAWY (/ sequencer.sv,. 193 | 5): wyjątkowo dużej liczby prób w toku. dochodzić własności (@ (posedge refclk) 1'b1 # # [0: $] (stan RUN ==)) $ display ("Pass"); | ncsim: * W, MEMHOG (/ sequencer.sv, 193 | 5. ): wymaga zwiększenia pamięci w czasie.

Jest to twierdzenie i ostrzeżenie polecenia profil dał mi w NCSIM. Chciałem napisać twierdzenie, aby sprawdzić, czy symulacji uderzy krytycznym stanie w pewnym momencie między rozpoczęcia i zakończenia symulacji. Jednak sposób napisałem twierdzenie (jestem nowy twierdzeniom) spawns nowej instancji twierdzenie co Zegar zaznaczyć w ten sposób spowalnia symulacji drastycznie. Dut który jest po prostu machiny państwowej, która zmienia stany po długim czasie opóźnienia nie był w trakcie symulacji nawet po 8 dniach od czasu pracy. Po zakomentowanie twierdzenia i dodanie prostego zestawienia wyświetlaczu, sim ukończony w mniej niż minutę haaha!