pomoc> w VHDL

[voho]

Witam wszystkich,Jak to zrobić w VHDL?Wydarzenie to sygnałevent___ ____________ ____________ ____________ _____
| | | | | | | |
| __ | | __ | | __ | | __ |V1______ _____________________________________________________
| |
| __ |V2______________________ _____________________________________
| |
| __ |V3______________________________________ _____________________
| |
| __ |

V4______________________________________________________ _____
| |
| __ |
Dziękuję z góry

Chodzi

 

[EDALIST]

możesz wyjaśnić co chcesz zrobić, rysunek wykres ver niejasne?

 

[Foy]

chcesz zrobić?

 

[tkbits]

I co się stanie po V4?
Czy powtarzać od początku?

voho napisał:

Jak to zrobić w VHDL?
Wydarzenie to sygnałKod:event___ ____________ ____________ ____________ _____

| | | | | | | |

| __ | | __ | | __ | | __ |V1______ _____________________________________________________

| |

| __ |
V2______________________ _____________________________________

| |

| __ |V3______________________________________ _____________________

| |

| __ |V4______________________________________________________ _____

| |

| __ |

 

[maksya]

Myślę, że algorytm jest coś takiego:
signal we will have to increment a coutner (0,1,2,3,0,1...).

Na każde zbocze narastające sygnału przypadku
będziemy mieli do przyrostu coutner (0,1,2,3,0,1 ...).Counter wyjście jest wejściem adres demultipleksera.

.

I wprowadzania do demultipleksera to wydarzenie.

, Is it so?

voho,
Czy tak?

 

[voho]

thank'a wszystkim za pomoc,

Chcę to zrobić w pierwszym przypadku i generować zdarzenie (impuls) w V1, drugiego epizodu i generować zdarzenie inV2 trzeci wypadek i generować zdarzenie w V3

chodzi

 

[sp_harikrish]

Witam,
wygląda jak sygnał przesunięty na każdej krawędzi wzrost zegara.
można użyć rejestru przesuwnego w tej sprawie.

 

[nand_gates]

Zamówienie poniższy kod!
Nadzieję, że to pomoże!

Kod:

IEEE biblioteki;

ieee.std_logic_1164.all stosowania;sequncer podmiotport (

imprezy: w std_logic;

rst: w std_logic;

v1: std_logic obecnie;

v2: std_logic obecnie;

v3: std_logic obecnie;

v4: std_logic out);sequncer koniec;Architektura jest zachowywać się z sequncer

sygnał shift_pos: std_logic_vector (3 downto 0);

shift_neg sygnał: std_logic_vector (3 downto 0);rozpoczyna się - zachowywać się

v1 <= nie shift_pos (0) lub shift_neg (0);

v2 <= nie shift_pos (1) lub shift_neg (1);

v3 <= nie shift_pos (2) lub shift_neg (2);

v4 <= nie shift_pos (3) lub shift_neg (3);positve_edge: proces (zdarzenie, RST)

rozpocząć - positve procesu krawędzi

jeśli rst = "0" a następnie - asynchroniczny reset (aktywny niski)

shift_pos <= (inne => "0")

event'event elsif i event = "1", a następnie - wzrost zegar krawędzi

shift_pos <= shift_pos (2 downto 0) i shift_pos (3);

end if;

positve_edge koniec procesu;neg_edge: proces (zdarzenie, RST)

rozpocząć - neg_edge proces

jeśli rst = "0" a następnie - asynchroniczny reset (aktywny niski)

shift_neg <= (inne => '1 ')

event'event elsif i event = "0" a następnie - wzrost zegar krawędzi

shift_neg (0) <= shift_neg (2 downto 0) i shift_neg (3);

end if;

neg_edge koniec procesu;koniec zachowywać;